[发明专利]降低半导体器件中有效介电常数的器件和方法

摘要

降低半导体器件中有效介电常数的器件和方法，其中，用于制造结构的方法包括为具有绝缘层的结构提供至少一个互连，并在绝缘层上形成亚光刻模板掩模。使用选择刻蚀步骤，通过亚光刻模板掩模刻蚀绝缘层，以在至少一个互连附近形成亚光刻特征。也可以使用上层光刻阻挡掩模。在另一方面，该方法包括在绝缘层上的盖层中形成亚光刻尺寸的修剪部分。该半导体结构包括具有至少一个互连特征的绝缘层和形成在绝缘层中的至少一个柱体。还提供了形成在绝缘层的顶部分上并与至少一个柱体相通的多个亚光刻特征。该多个亚光刻特征具有小于至少一个柱体的截面或直径。可以防止在划片线路和通路上或其附近形成缝隙。

主权项

1.一种制造结构的方法，包括以下步骤：为具有绝缘层的结构提供至少一个互连；在绝缘层上形成亚光刻模板掩模；以及通过亚光刻模板掩模选择地刻蚀绝缘层，以形成跨过至少一个互连的侧壁的亚光刻特征。