[发明专利]使用双数率同步动态RAM的紧凑包交换节点存储体系结构

摘要

本发明公开了在交换环境中访问DDR SDRAM内存存储器的两芯片/单管芯交换体系结构和方法。两芯片/单管芯交换体系结构包括单管芯上的内部内存存储器模块，到双数据速率同步动态随机存取存储器(DDR SDRAM)的外部内存存储器接口，外部内存管理器，和在内部内存存储器和外部DDR SDRAM内存间实现包数据转移的包数据转移引擎。该方法涉及包数据转移规范，针对的问题是在使用DDRSDRAM中引起的随机内存访问延迟，使用预测性内存库交换来隐藏随机访问延迟，包长度依赖内存写突发串的可变长度以便使内存库交换最少，且在相应的读和写窗口期间执行内存读和写操作。其优点是采用更少量的双模式逻辑实现空间有效的双芯片/单管芯交换节点体系结构，且DDR SDRAM带宽利用率得到提高。

主权项

1、一种两芯片/单管芯包交换器，该包交换器在将接收包的包数据存储进一个内部内存存储器时以内部内存模式操作，并且将接收包的包数据存储进一个外部内存存储器时以外部内存模式操作，该包交换器包括：a、一个包接收模块，只包括了内部内存模式逻辑，用于将接收的包数据存储进所述内部内存存储器中，并且用于发出一个与被存储在所述内部内存存储器中的包有关的包处理工作请求；b、一个包处理模块，只包括了内部内存模式逻辑，用于执行有关包头信息的操作，并且用于发出与被处理包有关的包发送工作请求；c、一个外部内存存储器接口，只包括了外部内存模式逻辑，所述外部内存存储器接口与所述外部内存存储器相连；d、一个外部内存存储管理器模块，只包括了外部内存模式逻辑，用于跟踪外部内存存储器的占有率；和e、一个既包括内部又包括外部内存模式逻辑的包数据转移引擎，用于响应所述发送工作请求在所述内部内存存储器和所述外部内存存储器接口之间传送所述包数据。