[发明专利]堆叠式多重积体电路祼晶封装组合结构无效
| 申请号： | 200510065160.5 | 申请日： | 2005-04-08 |
| 公开（公告）号： | CN1845324A | 公开（公告）日： | 2006-10-11 |
| 发明（设计）人： | 谢永清 | 申请（专利权）人： | 钰创科技股份有限公司 |
| 主分类号： | H01L25/065 | 分类号： | H01L25/065;H01L23/12;H01L23/50 |
| 代理公司： | 上海智信专利代理有限公司 | 代理人： | 吴林松 |
| 地址： | 台湾省新竹市新*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种堆叠式多重积体电路裸晶封装组合结构，其形成有多个叠层式的裸晶，至少有一第一裸晶设置于一基板上，后续的每一堆叠层含有至少一裸晶，于每一叠层上的每一裸晶的大小、形状的选择上，主要是考虑当设置于较低叠层上的裸晶时，每一裸晶得以从较低叠层上的裸晶的边缘进行偏移，而让引线可以固定至较低层的裸晶的输入/输出垫上，于具有至少一裸晶的每一叠层上的裸晶具有设置于裸晶两侧上的输入/输出垫，于一较高叠层上的每一裸晶是垂直设置于较低叠层上的每一裸晶上，而让固定至每一裸晶上的引线不会彼此干涉。 | ||
| 搜索关键词： | 堆叠 多重 积体电路 封装 组合 结构 | ||
【主权项】：
1.一种堆叠式多重积体电路裸晶封装组合结构，其特征在于：至少包括：多个积体电路裸晶，其以层叠方式将至少一第一积体电路裸晶设置于一基板上，每一叠层包括至少一积体电路裸晶；其中，于积体电路裸晶叠层上的每一积体电路裸晶的大小、形状的选择上，主要是考虑，当设置于较低叠层上的积体电路裸晶时，每一积体电路裸晶得以从较低叠层上的积体电路裸晶的边缘进行偏移，而让引线可以固定至较低层的积体电路裸晶的输入/输出垫上；以及于具有至少一积体电路裸晶的每一叠层上的积体电路裸晶具有设置于积体电路裸晶两侧上的输入/输出垫，于一较高叠层上的每一积体电路裸晶是垂直设置于较低叠层上的每一积体电路裸晶上，而让固定至每一积体电路裸晶上的引线不会彼此干涉。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于钰创科技股份有限公司，未经钰创科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200510065160.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
