[发明专利]半导体电路装置及测试半导体装置系统

摘要

本发明涉及一种用于测试一半导体装置的半导体电路装置，包括：至少一测试数据产生装置；至少一测试时钟输入，用于接收一测试时钟信号，至少一测试数据信号相关于一测试时钟信号；至少一第一可调式写入延迟装置，用于调整在测试数据信号和测试时钟信号间的相对时间关系；至少一测试数据输出，连接至该待测试的半导体装置；至少一测试数据时钟输出，连接至该待测试的半导体装置，以用于将一测试数据时钟信号发射至该半导体装置；其中，该测试数据产生装置以及至少一测试数据输出彼此连接；一个测试时钟输入以及至少一测试数据时钟输出连接至彼此；该第一写入延迟装置设在该测试数据产生装置以及该测试数据输出间的信号路径中、及/或是在该测试时钟输入以及该测试数据时钟输出之间的信号路径之中。

主权项

1.一种用于测试一半导体装置(10)的半导体电路装置(14)，包括：至少一测试数据产生装置(22)，用于产生一测试数据信号(DQ)；至少一测试时钟输入(24；60)，其可以为了发送信号的目的而连接至外接测试设备(18)，以用于接收该外接测试设备(18)所产生的一测试时钟信号(DQS；CK)，其中至少一测试数据信号(DQ)相关于一测试时钟信号(DQS；CK)；至少一第一可调式写入延迟装置(46)，用于调整在产生之测试数据信号(DQ)以及所接收之测试时钟信号(DQS；CK)间的相对时间关系；至少一测试数据输出(28)，其可以为了发送信号的目的而连接至该待测试之半导体装置(10)，以用于将一测试数据信号(DQ)发射至该半导体装置(10)；至少一测试数据时钟输出(30)，其可以为了发送信号的目的而连接至该待测试之半导体装置(10)，以用于将一测试数据时钟信号(DQS)发射至该半导体装置(10)；其中，该测试数据产生装置(22)以及至少一测试数据输出(28)乃会为了发送信号目的而彼此连接；一个测试时钟输入(24；60)以及至少一测试数据时钟输出(30)会为了发送信号的目的而彼此连接；以及该第一写入延迟装置(46)乃会设在该测试数据产生装置(22)以及该测试数据输出(28)间的信号路径中、及/或是在该测试时钟输入以及该测试数据时钟输出(30)之间的信号路径之中。