[发明专利]自对准碳化硅半导体器件

摘要

一种具有更高电流稳定性的自对准碳化硅射频功率MESFET及制造该器件的方法。该器件包括被栅极凹陷分离的抬高的源极和漏极区，具有更高的电流稳定性，从而即使在低栅极偏压下也能够减少表面俘获效应。该器件可以用自对准处理形成，其中利用金属刻蚀掩模刻蚀基片，该基片包括位于n掺杂SiC沟道层上的n⁺掺杂SiC层，从而限定抬高的源极和漏极区(例如，抬高的指)。对该金属刻蚀掩模进行退火，从而形成源极和漏极欧姆接触。然后生长或沉积单层或多层电介质膜，并进行各向异性刻蚀。接着用蒸发或其它各向异性沉积技术沉积肖特基接触层和最终的金属层，之后对电介质层进行任意的各向同性刻蚀。

主权项

1.一种制造半导体器件的方法，包括：利用位于第一层n型SiC上的金属刻蚀掩模选择性地刻蚀位于第二层n型SiC上的第一层n型SiC，其中第二层n型SiC比第一层n型SiC更弱地用n型掺杂剂重掺杂，其中第二层n型SiC位于一p型SiC层上，该p型SiC层位于一SiC基片层上，并且其中刻蚀包括刻蚀通过第一层n型SiC并进入第二层n型SiC，以形成多个分立的抬高区，每一个分立的抬高区具有上表面，该多个分立的抬高区彼此隔离，借此在相邻抬高区之间限定一个或多个凹陷，该一个或多个凹陷具有底表面和侧壁；对第一层n型SiC上的金属刻蚀掩模进行退火，以形成抬高区的上表面上的欧姆接触；在第一和第二层n型SiC的暴露表面，包括所述一个或多个凹陷的底表面和侧壁上，沉积一个或多个电介质材料层；各向异性刻蚀通过所述一个或多个凹陷的底部上的一个或多个电介质层，以暴露第二层n型SiC；以及在一个或多个凹陷中暴露的第二层n型SiC上沉积肖特基金属，以形成栅极结。