[发明专利]可测试集成电路

摘要

一种集成电路(1)，包括具有时钟输出的内部时钟电路(12)，用于为集成电路(1)的功能电路(10)提供时钟。所述集成电路配置有在测试期间使用的计数器电路(16)和状态保持电路(18)。将所述集成电路切换到测试模式，并且发送测试时间间隔开始的信号。从所述测试时间间隔开始的时候，对来自内部时钟电路12的时钟脉冲进行计数，并且如果所述内部时钟电路从所述测试时间间隔开始后已经产生多于预定数目的时钟脉冲，则将状态保持电路(18)锁定至预定状态。从集成电路(1)读出与在所述测试时间间隔中状态保持电路(18)是否已经达到所述预定状态有关的信息，而且测试估计装置(2)使用所述信息来接受或拒绝集成电路(1)。

主权项

1.一种可测试集成电路(1)，包括：-测试接口电路(14)，被设置为将所述集成电路在功能操作模式和测试模式之间进行切换；-具有时钟输出的内部时钟电路(12)，用于至少在所述功能操作模式下为所述集成电路的功能电路(10)提供时钟；-测试电路(16、18)包括：脉冲计数电路(16)，具有与时钟输出相连的时钟输入；状态保持电路(18)，与脉冲计数电路(16)相连或作为脉冲计数电路(18)的一部分，被设置为：在测试接口电路(14)定义的时间间隔开始后，当已经把阈值数目的时钟脉冲施加到所述时钟输入时，状态保持电路(18)将锁定至预定状态；测试接口电路(14)与状态保持电路(18)相连，用于从所述集成电路读出与在所述时间间隔结束之前所述状态保持电路是否已经达到所述预定状态有关的信息。