[发明专利]制造平面双栅晶体管的方法

摘要

选择性地刻蚀夹置在上氮化硅层(SiN)(20)和位于厚的氧化物层(BOX)(12)上面的硅锗层(SiGe)(14)之间的硅层(16)，以留下具有设置栅极长度的宽度的堆叠。在SiGe层(14)上形成侧壁绝缘层(28)，并保留Si层(16)的侧壁暴露着。从暴露的硅侧壁(16)外延生长硅(30，32)，以形成原位掺杂硅源极/漏极区(30，32)。使用源极/漏极区(30)作为上栅极位置的边界而去除氮化物层(20)。用电介质(36)涂敷源极/漏极区(30，32)。去除SiGe层(14)，以提供下栅极位置(46)。将上和下栅极位置(46)填入金属，以形成晶体管(10)的上和下栅极(50)。

主权项

1.一种制造双栅晶体管的方法，包括：形成具有堆叠侧壁的成型预晶体管堆叠，其中将该预晶体管堆叠布置在绝缘层上，该预晶体管堆叠包括在绝缘层上面的第一半导体层、在第一半导体层上面的第二半导体层、以及在第二半导体层上面的抗氧化层；在堆叠侧壁的第一半导体层侧壁部分和第二半导体层侧壁部分上形成侧壁绝缘体，其中第一半导体层部分的侧壁绝缘体包括比第二半导体层部分的侧壁绝缘体的厚度大的厚度；去除第二半导体层部分上的侧壁绝缘体，其中去除侧壁绝缘体暴露出第二半导体层的相应侧壁部分；形成原位掺杂外延源极/漏极区，其中形成原位掺杂外延源极/漏极区包括在第二半导体层的暴露侧壁部分处发起单晶半导体材料的外延生长；去除成型预晶体管堆叠的抗氧化层，其中去除抗氧化层暴露出第二半导体层的第一栅极位置部分；在暴露的原位掺杂外延源极/漏极区的部分和第二半导体层的暴露的第一栅极位置部分上面形成绝缘衬；去除在第二半导体层的暴露的第一栅极位置部分上面的绝缘衬的一部分；沿着晶体管的相应宽度尺寸将成型预晶体管堆叠和原位掺杂外延源极/漏极区成型成晶体管区，并且暴露出在晶体管区的相对端的第一半导体层；去除第一半导体层以形成开口，其中开口暴露出第二半导体层的第二栅极位置部分；在第二半导体层上形成栅极电介质，该栅极电介质覆盖第二半导体层的至少第一和第二栅极位置部分；以及在覆盖第二半导体层的至少第一和第二栅极位置部分的栅极电介质上形成栅电极。