[发明专利]半导体集成电路器件的制造方法无效

专利信息
申请号: 200580048884.7 申请日: 2005-03-11
公开(公告)号: CN101133487A 公开(公告)日: 2008-02-27
发明(设计)人: 长谷部昭男;松本秀幸;寄崎真吾;本山康博;冈元正芳;成塚康则;冈本直树 申请(专利权)人: 株式会社瑞萨科技
主分类号: H01L21/66 分类号: H01L21/66;G01R1/073;G01R31/28
代理公司: 北京市金杜律师事务所 代理人: 季向冈
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 在探针检测时,为使探针与测试焊盘接触而不破坏在芯片内形成的电路,借助于螺母(11、13)和螺栓(16C)的固定,使加重部件(14)、推压件(9)、弹性体(9A)、粘接环(6)和柱塞(3)成为一体,在设置在弹簧顶压部件(18)和加重部件(14)之间的弹簧(19)的弹性力的作用下,使这些成为一体的构件向焊盘(PD3、PD4)压下,使从柱塞(3)内的弹簧(3A)向薄膜片(2)传递的推压力,仅用于薄膜片(2)的拉伸。
搜索关键词: 半导体 集成电路 器件 制造 方法
【主权项】:
1.一种半导体集成电路器件的制造方法,包括以下工序:(a)准备半导体晶片的工序,其中,上述半导体晶片被划分为多个芯片区域,在上述多个芯片区域的每一个中形成了半导体集成电路,在主面上形成了与上述半导体集成电路电连接的多个第一电极;(b)准备第一卡的工序,其中,上述第一卡包括:形成了第一布线的第一布线基板;被保持在上述第一布线基板上的第一片,该第一片形成有用于与上述多个第一电极接触的多个接触端子和与上述多个接触端子电连接的第二布线且上述第二布线与上述第一布线电连接并且上述多个接触端子的顶端与上述半导体晶片的主面相对;将上述第一片中形成了上述多个接触端子的第一区域与上述第一布线基板隔开地保持的粘接环;将上述第一片中的上述第一区域从背面侧推出的推出机构;以及控制使上述多个接触端子的上述顶端与上述多个第一电极接触时的接触加压量的加压机构;(c)使上述多个接触端子的上述顶端与上述多个第一电极接触来进行上述半导体集成电路的电检测的工序,此处,上述推出机构产生的上述第一区域的推出量和上述加压机构产生的上述接触加压量,被分别独立地进行控制。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社瑞萨科技,未经株式会社瑞萨科技许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200580048884.7/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top