[发明专利]接收装置、误差检测电路以及接收方法有效
申请号: | 200580052004.3 | 申请日: | 2005-11-10 |
公开(公告)号: | CN101305537A | 公开(公告)日: | 2008-11-12 |
发明(设计)人: | 渡边亮介 | 申请(专利权)人: | 富士通株式会社 |
主分类号: | H04J11/00 | 分类号: | H04J11/00 |
代理公司: | 北京三友知识产权代理有限公司 | 代理人: | 黄纶伟 |
地址: | 日本神*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明用小规模电路结构检测接收信号和接收装置内部的符号定时的误差,抑制接收信号的输入电平的变动引起的误差信号的变动。延迟部(2)使接收信号延迟1个有效符号期间,相关处理部(3)根据接收信号和延迟后的接收信号之积来计算相关信号,积分处理部(4)计算相关信号的积分值,累加部(51)对接收装置内部的符号开始定时之前的规定期间内的积分值进行累加,累加部(52)对符号开始定时之后的规定期间内的积分值进行累加,误差信号生成部(53)生成将累加部(51)的第1加法结果和累加部(52)的第2加法结果的差值用第1加法结果和第2加法结果之和归一化而成的误差信号。 | ||
搜索关键词: | 接收 装置 误差 检测 电路 以及 方法 | ||
【主权项】:
1.一种接收装置,用于接收正交频分复用的信号,其特征在于,上述接收装置具有:使接收信号延迟1个有效符号期间的延迟部;根据上述接收信号和延迟后的上述接收信号之积来计算相关信号的相关处理部;计算上述相关信号的积分值的积分处理部;对接收装置内部的符号开始定时之前的规定期间内的上述积分值进行累加的第1累加部;对上述符号开始定时之后的上述规定期间内的上述积分值进行累加的第2累加部;以及生成将上述第1累加部的第1加法结果和上述第2累加部的第2加法结果的差值用上述第1加法结果和上述第2加法结果之和归一化而成的误差信号的误差信号生成部。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士通株式会社,未经富士通株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200580052004.3/,转载请声明来源钻瓜专利网。