[发明专利]高速管线A/D转换器的时钟控制方法及其锁存时钟生成器无效
| 申请号： | 200610028617.X | 申请日： | 2006-07-05 |
| 公开（公告）号： | CN101102112A | 公开（公告）日： | 2008-01-09 |
| 发明（设计）人： | 金信煦;张永寿 | 申请（专利权）人： | 上海乐金广电电子有限公司 |
| 主分类号： | H03M1/36 | 分类号： | H03M1/36;H03M1/10;H03L7/00 |
| 代理公司： | 上海专利商标事务所有限公司 | 代理人： | 左一平 |
| 地址： | 201206上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及高速管线A/D转换器的时钟控制方法及其锁存时钟生成器。管线A/D转换器时钟控制方法包括以下特征：输入模拟信号，并在前置放大器中放大的步骤；利用附加的时钟，将锁存器开启的步骤；经过超过延迟时钟的特定时钟后，将数字编码输入MDAC的步骤；对输入MDAC的信号和原来输入的模拟信号间的信号差进行放大的步骤。锁存时钟生成器将控制前置放大器放大的时钟信号和使时钟信号通过下降沿所获得的输出信号作为与非门的各输入信号，提供生成锁存时钟的高速管线的时钟控制用锁存时钟生成器。本发明在高速运转的管线A/D转换器中，能够确保充分的时钟空余，不仅使高速运转非常有用，而且能够防止模拟组件不必要电力消耗等。 | ||
| 搜索关键词： | 高速 管线 转换器 时钟 控制 方法 及其 生成器 | ||
【主权项】：
1、一种高速管线的A/D转换器的时钟控制方法，其特征在于，包括以下四个步骤：输入模拟信号，并在前置放大器中放大的步骤；利用附加的时钟，将锁存器开启的步骤；经过超过延迟时钟的特定时钟后，将数字编码输入乘法模拟转换的步骤；对输入乘法模拟转换的信号和原来输入的模拟信号间的信号差进行放大的步骤。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海乐金广电电子有限公司，未经上海乐金广电电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610028617.X/，转载请声明来源钻瓜专利网。
- 上一篇：网络控制装置与网络芯片启动的方法
- 下一篇：无源光网络中保证数据安全的方法
