[发明专利]一种突破非易失性存储器件速度瓶颈的装置无效
| 申请号： | 200610036092.4 | 申请日： | 2006-06-27 |
| 公开（公告）号： | CN101097562A | 公开（公告）日： | 2008-01-02 |
| 发明（设计）人： | 余运波;谢华;刘军;彭波 | 申请（专利权）人： | 深圳市中兴集成电路设计有限责任公司 |
| 主分类号： | G06F13/40 | 分类号： | G06F13/40;G06F12/08 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 518057广东省深圳*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种突破非易失性存储器件速度瓶颈的装置，包括缓冲装置、指令总线以及非易失性存储器件访问总线；其中缓冲装置处于微处理器CPU和非易失性存储器件之间，指令总线连接缓冲装置和微处理器CPU，非易失性存储器件访问总线连接缓冲装置和非易失性存储器件，扩展与缓冲装置相连接的非易失性存储器件访问总线的位宽；指令总线包括状态总线、指令地址信息总线以及指令代码总线；非易失性存储器件访问总线包括非易失性存储器件地址总线和非易失性存储器件数据总线；缓冲装置包括缓冲控制器和缓冲单元，其中缓冲控制器通过控制总线来控制缓冲单元。 | ||
| 搜索关键词： | 一种 突破 非易失性存储器 速度 瓶颈 装置 | ||
【主权项】：
1.一种突破非易失性存储器件速度瓶颈的装置，其特征在于：所述装置包括缓冲装置、指令总线以及非易失性存储器件访问总线；其中缓冲装置处于微处理器CPU和非易失性存储器件之间，指令总线连接缓冲装置和微处理器CPU，非易失性存储器件访问总线连接缓冲装置和非易失性存储器件。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳市中兴集成电路设计有限责任公司，未经深圳市中兴集成电路设计有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610036092.4/，转载请声明来源钻瓜专利网。
- 上一篇：新型太阳热反射涂料制备方法
- 下一篇：一种电子票据售卖结算终端
