[发明专利]可编程逻辑器件串行接口中的多数据速率无效
| 申请号： | 200610072395.1 | 申请日： | 2006-04-14 |
| 公开（公告）号： | CN101056101A | 公开（公告）日： | 2007-10-17 |
| 发明（设计）人： | R·文达瓦尔;R·H·帕特尔;C·H·李 | 申请（专利权）人： | 阿尔特拉公司 |
| 主分类号： | H03K19/177 | 分类号： | H03K19/177;H03K19/0175;G06F3/00;G06F17/50 |
| 代理公司： | 北京纪凯知识产权代理有限公司 | 代理人： | 赵蓉民 |
| 地址： | 美国加*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种用于可编程逻辑器件的串行接口，其通过提供支持第一范围数据速率的第一数目的信道以及支持第二范围数据速率的第二数目的信道，来提供对各种数据速率的支持。第一范围的数据速率优选低于第二范围的数据速率，且第一数目的信道优选多于第二数目的信道，第二数目优选为1。为与现有器件后向兼容，每个接口中的第一数目的信道优选为4个。每个信道优选包括一物理介质连接模块和一物理编码子层模块。第二数目信道中的每个较高速信道优选还包括一时钟管理单元，而第一数目的信道中的较低速信道优选共享一个或多个时钟管理单元。 | ||
| 搜索关键词： | 可编程 逻辑 器件 串行 接口 中的 多数 速率 | ||
【主权项】：
1.一种在可编程逻辑器件中使用的串行接口，所述串行接口包括：第一数目的串行数据信道，其可工作于第一范围的数据速率上；以及第二数目的串行数据信道，其可工作于第二范围的数据速率上；其中：所述第一和第二范围均有各自的最大数据速率，所述第二范围的所述最大数据速率基本高于所述第一范围的所述最大数据速率。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于阿尔特拉公司，未经阿尔特拉公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610072395.1/，转载请声明来源钻瓜专利网。
