[发明专利]非挥发性记忆体及其制作方法有效
| 申请号： | 200610078544.5 | 申请日： | 2006-05-10 |
| 公开（公告）号： | CN101071772A | 公开（公告）日： | 2007-11-14 |
| 发明（设计）人： | 陈进贤;陈盈佐;刘建宏;黄守伟 | 申请（专利权）人： | 旺宏电子股份有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L21/8247;H01L29/78;H01L27/115 |
| 代理公司： | 北京中原华和知识产权代理有限责任公司 | 代理人： | 寿宁;张华辉 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种非挥发性记忆体的制作方法，包括先于基底中形成二开口。接着，于二开口之间的基底上形成堆叠闸极结构，堆叠闸极结构包括第一介电层、电荷储存层、第二介电层与第一导体层。之后，于二开口底部及侧壁形成衬层，衬层的顶部表面低于基底的顶部表面。继之，于二开口底部的衬层上形成第二导体层，其中第二导体层的顶部表面与衬层的顶部表面共平面。然后，于第二导体层与衬层上形成第三导体层，其中第三导体层的顶部表面至少与基底的顶部表面共平面，且低于第一介电层的顶部表面。 | ||
| 搜索关键词： | 挥发性 记忆体 及其 制作方法 | ||
【主权项】：
1.一种非挥发性记忆体的制作方法，包括：于一基底中形成二开口；于该二开口之间的该基底上形成一堆叠闸极结构，其中该堆叠闸极结构包括一第一介电层、一电荷储存层、一第二介电层与第一导体层；于该二开口底部及侧壁形成一衬层，其中该衬层的顶部表面低于该基底的顶部表面；于该二开口底部的该衬层上形成一第二导体层，其中该第二导体层的顶部表面与该衬层的顶部表面共平面；以及于该第二导体层与该衬层上形成一第三导体层，其中该第三导体层的顶部表面至少与该基底的顶部表面共平面，且低于该第一介电层的顶部表面。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于旺宏电子股份有限公司，未经旺宏电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610078544.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
