[发明专利]半导体芯片结构无效
| 申请号： | 200610084095.5 | 申请日： | 2006-05-23 |
| 公开（公告）号： | CN101079405A | 公开（公告）日： | 2007-11-28 |
| 发明（设计）人： | 陈德威 | 申请（专利权）人： | 慧荣科技股份有限公司 |
| 主分类号： | H01L23/485 | 分类号： | H01L23/485 |
| 代理公司： | 上海专利商标事务所有限公司 | 代理人： | 任永武 |
| 地址： | 台湾省新竹*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体芯片结构，包含有一顶层金属层，以及位于顶层金属层下方的一内层介电层。顶层金属层具有一焊垫区域，以及一非焊垫区域。内层介电层包含有：至少一第一介层窗，第一介层窗配置于焊垫区域下方；以及复数个第二介层窗，第二介层窗配置于非焊垫区域下方。第一介层窗的尺寸远大于第二介层窗的尺寸，以提高焊垫可靠度。第一介层窗可为矩形、正方形，或多边形。顶层金属层具有一预定厚度，以提高打线接合的良率。 | ||
| 搜索关键词： | 半导体 芯片 结构 | ||
【主权项】：
1.一种半导体芯片结构，包含：一顶层金属层，包含一焊垫区域以及一非焊垫区域，其中该焊垫区域用以与一外部电路进行电性连结；以及一内层介电层，位于该顶层金属层下方，包含：至少一第一介层窗，配置于该焊垫区域下方，每一所述的第一介层窗具有一第一介层窗插塞形成于其中，以及复数个第二介层窗，配置于该非焊垫区域下方，每一所述的第二介层窗具有一第二介层窗插塞形成于其中，所述的第一介层窗的尺寸远大于所述的第二介层窗的尺寸，以提高该电性连结可靠度。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于慧荣科技股份有限公司，未经慧荣科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610084095.5/，转载请声明来源钻瓜专利网。
