[发明专利]集成电子电路的掩模形成无效
| 申请号： | 200610091585.8 | 申请日： | 2006-06-08 |
| 公开（公告）号： | CN1900826A | 公开（公告）日： | 2007-01-24 |
| 发明（设计）人： | J·布思托司;P·东尼;P·克洛奈尔 | 申请（专利权）人： | 圣微电子（克若乐斯2）联合股份公司 |
| 主分类号： | G03F7/20 | 分类号： | G03F7/20;G03F1/00;H01L21/00 |
| 代理公司： | 上海专利商标事务所有限公司 | 代理人： | 李玲 |
| 地址： | 法国克*** | 国省代码： | 法国;FR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种用于在其衬底(100)内部深处形成空腔(C)的集成电子电路上形成掩模的方法。为此目的，衬底表面(S)具有在所述腔(C)之上的凹陷(E)。使用的所选材料(10)来填充所述衬底表面内的所述凹陷，以便衰减对所述衬底的光刻辐射(F1)的反射。在所述电路上沉积光刻抗蚀层(3)并暴露于辐射使得位于凹陷之上的抗蚀剂部分和远离凹陷的抗蚀剂部分可分别接收低于和高于抗蚀剂显影阈值的辐射量。由此在电路上获取对准空腔的蚀刻掩模。 | ||
| 搜索关键词： | 集成 电子电路 形成 | ||
【主权项】：
1.一种用于在集成电子电路上形成掩模(M2)的方法，该方法包括步骤如下：a)在所述电路的衬底(100)内形成至少一个开口腔(C)，所述衬底对于光刻工艺的辐射(F1)是反射性的并且所述腔在所述衬底的基本平面的表面(S)上开口；b)加热所述衬底(100)从而通过所述衬底的变形闭合腔(C)，在所述衬底表面(S)内沿着与所述衬底表面(S)垂直的方向(N)形成与所述闭合腔成一直线的凹陷(E)；c)使用所选材料的一部分(10)对所述衬底表面内的所述凹陷(E)进行至少部分填充，使得所述部分衰减由所述衬底(100)反射的辐射；d)在所述衬底表面(S)顶部的所述电路上形成光刻抗蚀层(3)；e)将所述抗蚀层(3)暴露在初级辐射通量(F1)下，其中该辐射通量对应于低于抗蚀剂显影阈值的辐射量，并确定使得对应于所述初级通量(F1)以及通过在所述部分(10)以外的衬底(100)上对所述初级通量的反射获取的次级通量(F2)之和的辐射量高于抗蚀剂显影阈值；以及f)显影所述抗蚀层(3)，从而获取其边缘(12)对应于所述衬底表面内的凹陷(E)的轮廓(11)的掩模(M2)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于圣微电子（克若乐斯2）联合股份公司，未经圣微电子（克若乐斯2）联合股份公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610091585.8/，转载请声明来源钻瓜专利网。
