[发明专利]内存结构的制备方法有效
申请号: | 200610109983.8 | 申请日: | 2006-08-25 |
公开(公告)号: | CN101131957A | 公开(公告)日: | 2008-02-27 |
发明(设计)人: | 简荣吾;萧家顺 | 申请(专利权)人: | 茂德科技股份有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768;H01L21/8242 |
代理公司: | 北京连和连知识产权代理有限公司 | 代理人: | 薛平 |
地址: | 中国台湾新竹市*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种内存结构的制备方法首先形成多个条状区块于基板的介电结构上,再形成局部暴露该条状区块侧壁的第一蚀刻屏蔽。其次,利用该第一蚀刻屏蔽局部去除该条状区块以缩减其宽度而形成第二蚀刻屏蔽,其包含多个以错开方式排列的第一区块及第二区块。之后,局部去除未被该第二蚀刻屏蔽覆盖的介电结构以形成多个开口于该介电结构中,再形成导电插塞于该开口中。该多个开口包含多个设置于该第一区块间的第一开口以及多个设置于该第二区块间的第二开口,且该第一开口与该第二开口分别凸出主动区域的相反两侧。 | ||
搜索关键词: | 内存 结构 制备 方法 | ||
【主权项】:
1.一种内存结构的制备方法,其特征是包含下列步骤:形成多个条状区块于基板上,该基板包含介电结构;形成局部暴露该条状区块的第一蚀刻屏蔽;利用该第一蚀刻屏蔽,局部去除该条状区块以形成第二蚀刻屏蔽;局部去除未被该第二蚀刻屏蔽覆盖的介电结构以形成多个开口于该介电结构中;以及形成导电插塞于该开口中。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于茂德科技股份有限公司,未经茂德科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200610109983.8/,转载请声明来源钻瓜专利网。
- 上一篇:在便携式终端中发起紧急呼叫的方法及其便携式终端
- 下一篇:火化棺材
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造