[发明专利]堆栈结构以及以此堆栈结构图案化的方法有效
申请号: | 200610128007.7 | 申请日: | 2006-08-31 |
公开(公告)号: | CN101136333A | 公开(公告)日: | 2008-03-05 |
发明(设计)人: | 王明俊;陈薏新;廖俊雄;杨闵杰;王传凯 | 申请(专利权)人: | 联华电子股份有限公司 |
主分类号: | H01L21/3213 | 分类号: | H01L21/3213;H01L21/28;H01L21/768 |
代理公司: | 北京市柳沈律师事务所 | 代理人: | 陶凤波 |
地址: | 中国台湾新竹*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种用于图案化的堆栈结构,用以在一材料层中形成一开口图案,该开口图案具有一预定的开口宽度。此堆栈结构包括一底层、一多硅有机层与一光致抗蚀剂层,其中底层位于该材料层上;多硅有机层介于底层与光致抗蚀剂层之间,光致抗蚀剂层的厚度小于底层的厚度但大于多硅有机层厚度的2倍,底层的厚度则小于预定的开口宽度的3倍。 | ||
搜索关键词: | 堆栈 结构 以及 以此 图案 方法 | ||
【主权项】:
1.一种图案化的方法,用以在材料层中形成开口图案,该开口图案具有预定的开口宽度,包括:提供基底,该基底上已形成该材料层;在该材料层上形成底层;在该底层上形成多硅有机层;在该多硅有机层上形成光致抗蚀剂层,该光致抗蚀剂层的厚度大于该多硅有机层厚度的2倍,但小于该底层的厚度;图案化该光致抗蚀剂层,在该光致抗蚀剂层中形成该开口图案;以该光致抗蚀剂层为掩模,蚀刻该多硅有机层,使该开口图案转移至该多硅有机层;以该多硅有机层为掩模,蚀刻该底层,使该开口图案转移至该底层,当该开口图案完全转移至该底层时,该光致抗蚀剂层已被蚀刻殆尽;以及以该底层为掩模,蚀刻该材料层,使该开口图案转移至该材料层,当该开口图案完全转移至该材料层时,该多硅有机层已被蚀刻殆尽。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司,未经联华电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200610128007.7/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造