[发明专利]一种可实现高速写和窗口写的低功耗SRAM电路结构设计无效
| 申请号： | 200610138371.1 | 申请日： | 2006-11-09 |
| 公开（公告）号： | CN101178931A | 公开（公告）日： | 2008-05-14 |
| 发明（设计）人： | 林丰成;林昕;李家栋;王富中 | 申请（专利权）人： | 天利半导体（深圳）有限公司 |
| 主分类号： | G11C11/413 | 分类号： | G11C11/413 |
| 代理公司： | 北京三高永信知识产权代理有限责任公司 | 代理人： | 何文彬 |
| 地址： | 518067广东省深圳*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种可实现高速写和窗口写的低功耗SRAM电路结构，其特征在于，包括：高速写控制部件，用于锁存写入的数据，使得输入数据由串行转换成并行，实现高速写；SRAM存储单元阵列部件，用来存放数据；行译码部件，用来进行行译码，根据行地址译码的结果得到相应的行；列译码部件，用来进行列译码，根据列地址译码的结果得到相应的列。由于本电路采用了锁存器电路，写入的数据先写到锁存器电路中，在一行写完后，再一次性地写入SRAM存储单元阵列部件中，这样就会提高了写SRAM的速度；另外，高速写控制部件的特殊结构也使得本电路很容易实现窗口写操作；由于每行只进行一次写SRAM存储器阵列的操作，所以每行只需要对位线(bit line)和位线非(bit line)预充电一次，因此显著降低了写SRAM的功耗。 | ||
| 搜索关键词： | 一种 实现 速写 窗口 功耗 sram 电路 结构设计 | ||
【主权项】：
1.一种可实现高速写和窗口写的低功耗SRAM电路结构设计，其特征在于，包括：高速写控制部件1，用于锁存写入的数据，使得输入数据由串行转换成并行，实现高速写；SRAM存储单元阵列部件2，写入的数据最终存放在该阵列中；行译码部件3，用来进行行译码，根据行地址译码的结果选中相应的行；列译码部件4，用来进行列译码，根据列地址译码的结果选中相应的列。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于天利半导体（深圳）有限公司，未经天利半导体（深圳）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610138371.1/，转载请声明来源钻瓜专利网。
