[发明专利]在SST型闪存制作工艺中改善放电尖角的方法有效
| 申请号： | 200610147411.9 | 申请日： | 2006-12-18 |
| 公开（公告）号： | CN101207023A | 公开（公告）日： | 2008-06-25 |
| 发明（设计）人： | 杨鹏;杨斌;龚新军 | 申请（专利权）人： | 上海华虹NEC电子有限公司 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28;H01L21/336;H01L21/8247 |
| 代理公司： | 上海浦一知识产权代理有限公司 | 代理人： | 顾继光 |
| 地址： | 201206上*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种在SST型闪存制作工艺中改善放电尖角的方法，它提高保留最终浮栅的放电尖角上部的横向延展部分的可靠性，进而改善了放电尖角。它包括如下步骤：步骤1，在硅衬底上生长一层浮栅氧化层，然后在浮栅氧化层上沉积一层浮栅多晶硅；步骤2，接下来再沉积一层薄膜层和一层氮化硅，并将氮化硅作为浮栅刻蚀时的硬掩膜层；步骤3，对氮化硅进行刻蚀，将部分浮栅多晶硅暴露出来；步骤4，再次沉积一层氮氧化硅，然后利用反应离子蚀刻氮氧化硅，并利用浮栅多晶硅作为刻蚀终止层，以形成氮氧化硅的侧壁保护层；步骤5，在浮栅多晶硅打开的地方进行局部热氧化和刻蚀，以形成放电尖角。 | ||
| 搜索关键词： | sst 闪存 制作 工艺 改善 放电 方法 | ||
【主权项】：
1.一种在SST型闪存制作工艺中改善放电尖角的方法，在SST型闪存制作工艺包括如下步骤：步骤1，在硅衬底上生长一层浮栅氧化层，然后在浮栅氧化层上沉积一层浮栅多晶硅；步骤2，接下来再沉积一层薄膜层和一层氮化硅，并将氮化硅作为浮栅刻蚀时的硬掩膜层；步骤3，对氮化硅进行刻蚀，将部分浮栅多晶硅暴露出来；其特征在于，还包括：步骤4，再次沉积一层氮氧化硅，然后利用反应离子蚀刻氮氧化硅，并利用浮栅多晶硅作为刻蚀终止层，以形成氮氧化硅的侧壁保护层；步骤5，在浮栅多晶硅打开的地方进行局部热氧化和刻蚀，以形成放电尖角。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹NEC电子有限公司，未经上海华虹NEC电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610147411.9/，转载请声明来源钻瓜专利网。
- 上一篇：自动变速器的液压控制系统
- 下一篇：定位装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
