[发明专利]TD－SCDMA/3G/4G终端多径接收合并器

摘要

本申请提出一种技术领先的TD－SCDMA及第三代、第四代移动通信(4G)终端的多径接收合并器，负责接收来自多径信号接收机输出的(I/Q)符号流(含通信信息)，将多径接收的(I/Q)符号流有效地合并成单路(I/Q)符号流，用于进一步完成基带解调。该多径接收合并器是基带接收机的重要组成部分，基带接收机主定时器为多径接收合并器提供系统同步定时信号。该多径接收合并器使用1个环形FIFO缓存器，作为数据存储器RAM，用于保存从各个接收路径收到的新符号，以及保存对从各路径接收到的符号的合并结果。该多径接收合并器根据来自主定时器的新(I/Q)符号指示，对接收的每一个新符号进行计数，从而获得多径接收合并器当前要输出的I/Q符号在上述数据存储器RAM中的位置。主定时器所指示的当前符号写入多径接收合并器的数据存储器RAM的地址位置，与多径接收合并器从数据存储器RAM中取当前输出的I/Q符号的地址位置，二者之间的偏移量取一个固定值，是多径接收合并器所允许的最大路径迟延，也是多径接收合并器所引入的解调时间迟延。来自接收路径的数据所写入数据存储器RAM的地址是各接收路径发送来的符号的下标、主定时器指示的当前收到的符号的下标、多径接收合并器读数据存储器RAM的指针、多径接收合并器所允许的最大路径迟延的函数。

主权项

1.一种用于TD-SCDMA/3G/4G终端多径接收合并器，负责接收来自多径信号接收机输出的(I/Q)符号流(含通信信息)，将多径接收的(I/Q)符号流有效地合并成单路(I/Q)符号流，用于进一步完成基带解调，其特征是：该多径接收合并器的主要(非全部)输入信号包括：(1)各接收路径发送来的未合并的I/Q符号；(2)各接收路径发来的指示信号，指示已将接收到(I/Q)符号发送给该多径接收合并器；(3)各接收路径发送来的(I/Q)符号的下标(从帧起始位置开始计算)；(4)来自基带接收机主定时器的新(I/Q)符号指示；(5)主定时器指示的当前收到的(I/Q)符号的下标(从帧起始位置开始计算)；(6)主定时器所指示的当前(I/Q)符号写地址与当前输出读地址位置之间的偏移量，同时也表示多径接收合并器所引入的解调时间迟延；(7)DSP指示的帧长度(包含I/Q符号的数目)；(8)信号比特能量估算和解扰单元发给多径接收合并器的读请求。该多径接收合并器的主要(非全部)输出信号包括：(1)数据输出准备完成指示信号；(2)(合并后输出的)18位I信号和18位Q信号；(3)输出的(I/Q)符号的下标(从帧起始位置开始计算)。