[发明专利]薄膜晶体管阵列器件无效
申请号: | 200680001836.7 | 申请日: | 2006-01-03 |
公开(公告)号: | CN101107704A | 公开(公告)日: | 2008-01-16 |
发明(设计)人: | F·W·罗尔芬 | 申请(专利权)人: | 皇家飞利浦电子股份有限公司 |
主分类号: | H01L21/84 | 分类号: | H01L21/84;H01L27/12;H01L27/02;H01L29/417;B41J2/14 |
代理公司: | 永新专利商标代理有限公司 | 代理人: | 王英 |
地址: | 荷兰艾*** | 国省代码: | 荷兰;NL |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种用于阵列器件的晶体管电路包括并联电连接且设置在同一衬底上的多个薄膜晶体管。在衬底上将晶体管设置成至少两行(201、202、203)晶体管,并且第一和第二行中的晶体管的源极线(30)具有不同的宽度,且第一和第二行中的晶体管的漏极线(32)具有不同的宽度。将所有源极(30)连接在一起并将所有漏极(32)连接在一起,并且将源极连接设置到较宽源极线的端部并将漏极连接设置到较宽漏极线的端部。这提供了一种源极和漏极布图,其减小了宽沟道TFT的节距和布图面积,同时防止了由于高电流密度所引起的源极和漏极端子/线的恶化。该布图基本上包括若干组小的并联TFT,其依次并联连接。 | ||
搜索关键词: | 薄膜晶体管 阵列 器件 | ||
【主权项】:
1.一种包括晶体管电路阵列的阵列器件,该晶体管电路阵列包括至少一行晶体管电路,其中每一个晶体管电路包括并联电连接且设置在同一衬底上的多个薄膜晶体管,在所述衬底上将所述晶体管设置成至少两行(201、202、203)晶体管,其中第一和第二行中的所述晶体管的源极线(30)具有不同的宽度,且所述第一和第二行中的所述晶体管的漏极线(32)具有不同的宽度,将所有源极(30)连接在一起并将所有漏极(32)连接在一起,并且其中将源极连接设置到较宽源极线的端部并将漏极连接设置到较宽漏极线的端部。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于皇家飞利浦电子股份有限公司,未经皇家飞利浦电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200680001836.7/,转载请声明来源钻瓜专利网。
- 上一篇:语音编码装置和语音编码方法
- 下一篇:一种具催化作用的组合物
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造