[发明专利]互连结构及其制造方法有效
| 申请号： | 200680012049.2 | 申请日： | 2006-04-07 |
| 公开（公告）号： | CN101390203A | 公开（公告）日： | 2009-03-18 |
| 发明（设计）人： | 杨智超;L·A·克莱文格;A·P·考利;T·J·达尔顿;M·H·允 | 申请（专利权）人： | 国际商业机器公司 |
| 主分类号： | H01L21/4763 | 分类号： | H01L21/4763 |
| 代理公司： | 北京市中咨律师事务所 | 代理人： | 于 静;李 峥 |
| 地址： | 美国*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种镶嵌布线及形成所述布线的方法。所述方法包括：在介质层的顶表面上形成掩模层；在所述掩模层中形成开口；在所述介质层未被所述掩模层保护处的所述介质层中形成沟槽；凹入在所述掩模层之下的所述沟槽的侧壁；在所述沟槽和所述硬掩模层的所有暴露的表面上形成保形导电衬里；使用芯导体填充所述沟槽；去除在所述介质层的所述顶表面之上延伸的所述导电衬里的部分并去除所述掩模层；以及在所述芯导体的顶表面上形成导电帽。所述结构包括导电衬里中的芯导体覆层和与未被所述导电衬里所覆盖的所述芯导体的顶表面接触的导电盖帽层。 | ||
| 搜索关键词： | 互连 结构 及其 制造 方法 | ||
【主权项】：
1. 一种方法，包括以下步骤:提供具有介质层的衬底；在所述介质层的顶表面上形成硬掩模层；在所述硬掩模层中形成开口；在所述介质层未被所述硬掩模层保护处的所述介质层中形成沟槽，所述沟槽具有侧壁和底；凹入在所述硬掩模层之下的所述沟槽的所述侧壁；在所述沟槽和所述硬掩模层的所有暴露的表面上形成保形导电衬里；使用芯导体填充所述沟槽；去除在所述介质层的所述顶表面之上延伸的所述导电衬里的部分并去除所述掩模层；以及在所述芯导体的顶表面上形成导电帽。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于国际商业机器公司，未经国际商业机器公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200680012049.2/，转载请声明来源钻瓜专利网。
- 上一篇：通信系统中使用MBMS业务的UE进行路由区域更新的方法
- 下一篇：位线耦合
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
