[发明专利]相对于光刻部件间距减小的图案

摘要

通过使用掩模蚀刻衬底(110)形成集成电路(100)的不同大小的部件，其中所述掩模是通过组合两个单独形成的图案(177)和(230)而形成。使用间距倍增形成第一图案(177)的相对较小的部件(175)，且使用常规的光刻形成第二图案(230)的相对较大的部件。通过对光阻进行图案化且接着将所述图案蚀刻到非晶碳层中来实现间距倍增。接着在所述非晶碳的侧壁上形成侧壁隔离物(175)。移除所述非晶碳，从而留下所述侧壁隔离物(175)，所述侧壁隔离物(175)界定所述第一掩模图案(177)。接着在所述隔离物(175)周围沉积底部抗反射涂层(BARC)以形成平坦表面，且在所述BARC上方形成光阻层。接下来通过常规的光刻来图案化所述光阻以形成所述第二图案(230)，所述第二图案(230)接着被转移到所述BARC。将由所述第一图案(177)和第二图案(230)形成的组合图案(177、230)转移到下伏非晶硅层(150)，且使所述图案经受碳剥离以移除BARC和光阻材料。接着将所述组合图案(177、230)转移到所述氧化硅层(155)，且接着转移到非晶碳掩模层(160)。接着通过所述非晶碳硬掩模层(160)将具有不同大小部件的所述组合的掩模图案(177、230)蚀刻到所述下伏衬底(110)中。

主权项

1.一种集成电路制造方法，其包含：在衬底上方形成多个心轴；在所述心轴的侧壁上形成隔离物；相对于所述隔离物选择性地移除所述心轴，以形成由所述隔离物界定的隔离物图案；在所述隔离物周围沉积平坦化材料，以形成平坦上表面；在所述平坦化材料中形成图案；将所述隔离物图案和所述平坦化材料中的图案转移到下伏的上部硬掩模层中，以在所述上部硬掩模层中形成合并的图案；将所述合并图案转移到下伏的下部硬掩模层中；以及将所述合并图案转移到上覆于所述衬底的非晶碳层中。