[发明专利]用于减少时间数据浮动延迟和外部存储器写入期间系统不活动性的方法和设备

摘要

本发明包括一种用于减少集成电路中的不活动周期的系统。所述集成电路(600)通过外部数据总线(640)耦合到外部外围设备。所述集成电路(600)具有耦合到内部数据总线(645)的处理器(605)。外部总线电路(620)耦合到内部数据总线(645)和外部数据总线(640)。总线接口电路(620)经配置以接收用于数据请求数据的读取和写入信号，且随后传输等待信号直到来自外部外围设备的数据在内部数据总线(645)上可用为止，所述等待信号指示外部数据总线(640)和内部数据总线(645)均不可用。在所述处理器(605)接收或传输所述数据之后，所述总线接口电路(620)停止传输所述等待信号并传输忙碌信号，所述忙碌信号指示所述内部数据总线(645)可用且所述外部数据总线(640)不可用。

主权项

1.一种用于减少集成电路中的不活动周期的系统，所述集成电路通过外部数据总线耦合到外部外围设备，所述集成电路具有处理器、通过内部数据总线耦合到所述处理器的地址解码器，所述系统包括：外部总线电路，其耦合到所述内部数据总线和所述外部数据总线，所述外部总线电路经配置以从所述处理器接收请求数据的读取信号且作为响应产生等待信号直到来自所述外部外围设备的数据在所述内部数据总线上可用为止，所述等待信号指示所述外部和内部数据总线均不可用于其它用途，且在所述处理器接收到来自所述内部数据总线的数据后，所述外部总线电路停止产生所述等待信号并产生忙碌信号，所述忙碌信号指示所述内部数据总线可用且所述外部数据总线不可用于其它用途。