[发明专利]用于自动自校准占空比电路以最大化芯片性能的设备和方法有效
| 申请号： | 200680036736.8 | 申请日： | 2006-09-26 |
| 公开（公告）号： | CN101278481A | 公开（公告）日： | 2008-10-01 |
| 发明（设计）人： | E·海鲁;D·W·伯伊尔斯特勒;齐洁明 | 申请（专利权）人： | 国际商业机器公司 |
| 主分类号： | H03K5/156 | 分类号： | H03K5/156 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 赵冰 |
| 地址： | 美国*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供了用于自动校准占空比电路以实现最大性能的设备和方法。提供了对于每个芯片自动校准占空比校正(DCC)电路设置的芯片级内建电路。这个芯片级内建电路包括时钟生成宏单元、简单的占空比校正(DCC)电路、阵列切片和内建自测单元、以及DCC电路控制器。阵列的内建自测的结果，即合格还是失败，被提供给DCC电路控制器。如果内建自测的结果是合格，则当前DCC电路控制器的DCC控制比特设置值被设置为用于芯片的设置值。如果来自内建自测的结果是失败，则DCC电路控制器的DCC控制比特设置值被递增到下一个设置值，并再次执行自测。 | ||
| 搜索关键词： | 用于 自动 校准 电路 最大化 芯片 性能 设备 方法 | ||
【主权项】：
1.一种设备，包括：占空比校正(DCC)电路；耦合到DCC电路的DCC电路控制器；耦合到DCC电路的阵列；以及耦合到所述阵列和所述DCC电路控制器的内建自测电路，其中内建自测电路通过使用DCC电路的当前设置值对该阵列执行自测，DCC电路控制器响应于来自内建自测电路的表示阵列故障的结果将DCC电路的设置值递增到下一个递增的设置值，并且其中DCC电路控制器响应于来自内建自测电路的表示该阵列合格的结果将DCC电路的当前设置值设置为用于芯片的DCC设置值。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于国际商业机器公司，未经国际商业机器公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200680036736.8/，转载请声明来源钻瓜专利网。
