[发明专利]层叠的集成电路芯片组装件有效
| 申请号： | 200680038798.2 | 申请日： | 2006-10-19 |
| 公开（公告）号： | CN101517733A | 公开（公告）日： | 2009-08-26 |
| 发明（设计）人： | C·A·沃斯 | 申请（专利权）人： | 力特保险丝有限公司 |
| 主分类号： | H01L23/02 | 分类号： | H01L23/02 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 王 岳;张志醒 |
| 地址： | 美国伊*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 将集成电路芯片(12、14、16)的层叠设置(10)结合至引线框架部件(62、64、66)。两个并排的集成电路芯片(12、14)具有结合至带有接触端子(38)的引线框架部件(62、64、66)的底部接触垫(46、48、50、56、58、60)。两个并排的集成电路(12、14)具有结合至叠置集成电路芯片(16)的上部接触垫(52、54)。不使用结合导线或预制件实现低轮廓集成电路组装件(10)，并且其适用于SO-8封装。 | ||
| 搜索关键词： | 层叠 集成电路 芯片 组装 | ||
【主权项】：
1.一种层叠集成电路组装件，包括：具有八个端子的引线框架，其中四个端子在所述层叠集成电路组装件的一侧上，四个端子在所述层叠集成电路组装件的相对侧上；具有上部接触垫和排成一行的三个底部接触垫的第一二极管阵列集成电路，第二底部接触垫具有约两倍于第一底部接触垫和第三底部接触垫的表面面积；所述第一底部接触垫连接至所述引线框架的第一端子，所述第二底部接触垫连接至所述引线框架的第二和第三端子，所述第三底部接触垫连接至所述引线框架的第四端子；具有上部接触垫和排成一行的三个底部接触垫的第二二极管阵列集成电路，所述第二二极管阵列集成电路的第二底部接触垫具有约两倍于所述第二二极管阵列集成电路的第一底部接触垫和第三底部接触垫的表面面积；所述第二二极管阵列集成电路的所述第一底部接触垫连接至所述引线框架的第五端子，所述第二二极管阵列集成电路的所述第二底部接触垫连接至所述引线框架的第六和第七端子，所述第二二极管阵列集成电路的所述第三底部接触垫连接至所述引线框架的第八端子；以及位于所述第一和第二二极管阵列集成电路的至少一部分上的晶闸管集成电路，所述晶闸管集成电路具有两个底部接触垫，其直接结合至所述第一和第二二极管阵列集成电路的各自的上部接触垫，而不使用预制件或导线。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于力特保险丝有限公司，未经力特保险丝有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200680038798.2/，转载请声明来源钻瓜专利网。
- 上一篇：自旋电子晶体管
- 下一篇：使用蚀刻停止层形成贯穿晶片电学互连及其它结构
