[发明专利]用于对具有减少的编程干扰的NAND类型的非易失性存储器进行编程的以末为先模式有效
| 申请号： | 200680040606.1 | 申请日： | 2006-09-06 |
| 公开（公告）号： | CN101356587A | 公开（公告）日： | 2009-01-28 |
| 发明（设计）人： | 万钧;杰弗里·W·卢策 | 申请（专利权）人： | 桑迪士克股份有限公司 |
| 主分类号： | G11C16/04 | 分类号： | G11C16/04 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 | 代理人： | 刘国伟 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 以会降低受抑制存储器元件的编程干扰发生率的方式对NAND型非易失性存储器进行编程，所述受抑制存储器元件承受增压以减少编程干扰，但会由于其字线位置而经历降低的增压利益。为实现这一结果，调整对所述存储器元件进行编程的字线顺序以便以相对于剩余字线的不同顺序首先对较高字线编程。另外，自增压可用于较高字线，而已擦除区域的自增压或变形可用于剩余的字线。此外，对于在与所述第一字线相关联的非易失性存储器元件之后编程的非易失性存储元件，可在所述自增压之前采用对所述受抑制存储器元件的沟道的预充电。 | ||
| 搜索关键词： | 用于 具有 减少 编程 干扰 nand 类型 非易失性存储器 进行 模式 | ||
【主权项】：
1、一种用于对非易失性存储装置进行编程的方法，其包括：使用第一子组多个字线对一组非易失性存储元件中的第一子组非易失性存储元件进行编程，所述多个字线按从第一字线到最后一个字线的顺序延伸；及在所述对所述第一子组非易失性存储元件编程后，使用第二子组的所述多个字线对所述组中的第二子组非易失性存储元件进行编程，对所述第一及第二子组非易失性存储元件编程的预定字线顺序是相对于所述多个字线延伸的顺序不同的顺序。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于桑迪士克股份有限公司，未经桑迪士克股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200680040606.1/，转载请声明来源钻瓜专利网。
