[发明专利]用于生成时钟信号的电路和方法有效
| 申请号： | 200680046381.0 | 申请日： | 2006-12-06 |
| 公开（公告）号： | CN101326716A | 公开（公告）日： | 2008-12-17 |
| 发明（设计）人： | 罗伯特·施平德勒;罗兰德·布兰德尔;埃瓦尔德·贝格勒 | 申请（专利权）人： | NXP股份有限公司 |
| 主分类号： | H03K5/13 | 分类号： | H03K5/13;H03L7/081;H04L7/033 |
| 代理公司： | 北京天昊联合知识产权代理有限公司 | 代理人： | 陈源;张天舒 |
| 地址： | 荷兰艾*** | 国省代码： | 荷兰;NL |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 用于为采样装置(31)生成时钟采样信号(CLK)的电路(30)，该电路包括：时钟发生器(1、40、50、60)，用于生成多个时钟信号(21－24、51－55、61－64)；关联装置(L)，用于使数字信号(DS)的特征信号部分(LE)同所述多个时钟信号(21、22、23、24、51－55、61－64)相关联；以及选择装置(MX)，用于基于关联装置(L)所做的关联为采样装置(31)选择时钟信号(21、22、23、24、51－55、61－64)中的一个作为时钟采样信号(CLK)。时钟信号(21－24、51－55、61－64)具有相同的循环周期(T)并且彼此具有相移。采样装置(31)随后用时钟采样信号(CLK)来采样数字信号(DS)。 | ||
| 搜索关键词： | 用于 生成 时钟 信号 电路 方法 | ||
【主权项】：
1.用于为采样装置(31)生成时钟采样信号(CLK)的电路(30)，该电路包括：-时钟发生器(1、40、50、60)，用于生成多个时钟信号(21-24、51-55、61-64)，每个时钟信号具有相同的循环周期(T)并且彼此具有相移；-关联装置(L)，用于使数字信号(DS)的特征信号部分(LE)同所述多个时钟信号(21、22、23、24、51-55、61-64)相关联；以及-选择装置(MX)，用于基于关联装置(L)所做的关联为采样装置(31)选择所述时钟信号(21、22、23、24、51-55、61-64)中的一个作为时钟采样信号(CLK)以采样数字信号(DS)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于NXP股份有限公司，未经NXP股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200680046381.0/，转载请声明来源钻瓜专利网。
