[发明专利]半导体器件无效
| 申请号： | 200680048843.2 | 申请日： | 2006-12-20 |
| 公开（公告）号： | CN101346820A | 公开（公告）日： | 2009-01-14 |
| 发明（设计）人： | 大见忠弘;寺本章伸;渡边一史 | 申请（专利权）人： | 国立大学法人东北大学;财团法人国际科学振兴财团 |
| 主分类号： | H01L29/786 | 分类号： | H01L29/786;H01L21/8238;H01L27/08;H01L27/092 |
| 代理公司： | 中科专利商标代理有限责任公司 | 代理人： | 李香兰 |
| 地址： | 日本国*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 为了使CMOS电路中的上升及下降工作速度相同，因其载流子迁移率不同，就需要使p型MOS晶体管和n型MOS晶体管的面积不同。因其面积的不均衡而妨碍了提高半导体器件的集成度。采取在(100)面及(110)面双方具备沟道区的三维结构来构成NMOS晶体管和PMOS晶体管，以使两晶体管的沟道区及栅绝缘膜的面积彼此相等。由此，在使栅绝缘膜等的面积彼此相等的同时，能够使栅电容也相等。并且与现有技术相比能够将基板上的集成度提高到2倍。 | ||
| 搜索关键词： | 半导体器件 | ||
【主权项】：
1、一种半导体器件，包括具有至少一对不同导电类型的晶体管的电路，其特征在于，使用设置在SOI基板上的第1半导体层和覆盖其表面的至少一部分的第1栅绝缘层形成n沟道·晶体管，并且使用设置在上述SOI基板上的第2半导体层和覆盖其表面的至少一部分的第2栅绝缘层形成p沟道·晶体管，使形成上述第1半导体层的沟道的第1区域的表面具有(100)面或距(100)面±10°以内的面，并且使在上述第1半导体层的侧面形成沟道的第2区域的表面具有电子的迁移率比距(100)面±10°以内的面更小的一个面或多个面，使形成上述第2半导体层的沟道的第1区域的表面具有(100)面或距(100)面±10°以内的面，并且使在上述第2半导体层的侧面形成沟道的第2区域的表面具有空穴的迁移率比距(100)面±10°以内的面更大的一个面或多个面，决定上述第1区域的表面的宽度、长度及高度、上述第2区域的表面的宽度、长度及高度，以使上述第1及第2半导体层中的上述第1区域的表面的面积与上述第2区域的表面的面积之和彼此相同，且使上述n沟道·晶体管和上述P沟道·晶体管的工作速度实质上相等或相同。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于国立大学法人东北大学;财团法人国际科学振兴财团，未经国立大学法人东北大学;财团法人国际科学振兴财团许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200680048843.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
