[发明专利]子字并行整数乘法器无效
| 申请号： | 200710035651.4 | 申请日： | 2007-08-29 |
| 公开（公告）号： | CN101110016A | 公开（公告）日： | 2008-01-23 |
| 发明（设计）人： | 张民选;董兰飞;李少青;陈吉华;赵振宇;陈怒兴;马剑武;徐炜遐;孙岩;乐大珩;贺鹏;刘婷;喻仁峰;何小威;郑东裕 | 申请（专利权）人： | 中国人民解放军国防科学技术大学 |
| 主分类号： | G06F7/53 | 分类号： | G06F7/53;G06F7/533 |
| 代理公司： | 湖南兆弘专利事务所 | 代理人： | 赵洪 |
| 地址： | 410073湖南省长沙市砚瓦池正街47号*** | 国省代码： | 湖南;43 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种子字并行整数乘法器，它的数据预处理模块根据操作模式和符号控制信号对被乘数和乘数进行扩展，产生相应的4组被乘数和4组乘数，修正值选择模块用来根据操作模式及乘积结果的符号位对修正值进行选择和合并修正值，部分产生模块的输入为数据预处理模块产生的4组被乘数、4组乘数和控制信号，输出为部分积，每组部分产生模块由一组Booth编码单元和一组部分积选择单元组成；部分积压缩树模块用来对部分产生模块产生的部分积和合并后的修正值进行压缩。本发明是一种结构简单、简化了算法和实现、能够使部分积压缩单元的延迟减小，提高整个乘法器的性能的子字并行整数乘法器。 | ||
| 搜索关键词： | 并行 整数 乘法器 | ||
【主权项】：
1.一种子字并行整数乘法器，其特征在于：它包括数据预处理模块、四个独立的部分产生模块、一个修正值选择模块以及部分积压缩树模块，所述数据预处理模块用来输入被乘数SRC1[63:0]和乘数SRC2[63:0]及控制信号，根据操作模式和符号控制信号对被乘数和乘数进行扩展，产生相应的4组被乘数和4组乘数；所述修正值选择模块用来根据操作模式及乘积结果的符号位对修正值进行选择和合并修正值；部分产生模块的输入为数据预处理模块产生的4组被乘数、4组乘数和控制信号，输出为部分积，每组部分产生模块由一组Booth编码单元和一组部分积选择单元组成，功能完全相同，并行处理，第一部分产生模块产生低位乘法的9个部分积，第二部分产生模块产生次低位乘法的9个部分积，第三部分产生模块产生次高位的9个部分积，第四部分产生模块产生高位的9个部分积；部分积压缩树模块用来对部分产生模块产生的部分积和合并后的修正值进行压缩。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国人民解放军国防科学技术大学，未经中国人民解放军国防科学技术大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710035651.4/，转载请声明来源钻瓜专利网。
