[发明专利]用FPGA实现N×64kbit/s同步数据复用到8.192Mbit/s数据线的方法无效
| 申请号： | 200710042994.3 | 申请日： | 2007-06-28 |
| 公开（公告）号： | CN101335607A | 公开（公告）日： | 2008-12-31 |
| 发明（设计）人： | 段雅莉;陆贤华;朱程;朱文兰;汤致青 | 申请（专利权）人： | 上海普天邮通科技股份有限公司 |
| 主分类号： | H04L5/22 | 分类号： | H04L5/22 |
| 代理公司： | 上海智信专利代理有限公司 | 代理人： | 胡美强 |
| 地址： | 20023*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种用FPGA实现N×64kbit/s同步数据复用到8.192Mbit/s数据线的方法，是通过以下步骤实现的：根据用户配置信息通过时隙信号生成模块生成对应于8.192Mbit/s数据线上相应时隙位置的指示信号；通过接口速率时钟生成模块产生与接口速率一致的时钟信号；通过复用及解复用模块将N×64kbit/s同步数据复用到8.192Mbit/s数据总线的配置时隙位置；从8.192Mbit/s数据总线上，将配置时隙位置的N×64kbit/s同步数据解下来；本发明的有益效果是：在达到同样效果的基础上，节省了成本；设计上的简洁，提高了产品的可靠性，产品出厂后的返修率也会有所降低。 | ||
| 搜索关键词： | fpga 实现 64 kbit 同步 数据 用到 8.192 mbit 数据线 方法 | ||
【主权项】：
1.一种用FPGA实现N×64kbit/s同步数据复用到8.192Mbit/s数据线的方法，是通过以下步骤实现的：根据用户配置信息通过时隙信号生成模块生成对应于8.192Mbit/s数据线上相应时隙位置的指示信号；通过接口速率时钟生成模块产生与接口速率一致的时钟信号；通过复用及解复用模块将N×64kbit/s同步数据复用到8.192Mbit/s数据总线的配置时隙位置；从8.192Mbit/s数据总线上，将配置时隙位置的N×64kbit/s同步数据解下来。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海普天邮通科技股份有限公司，未经上海普天邮通科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710042994.3/，转载请声明来源钻瓜专利网。
