[发明专利]一种实现数据去抖动的数字电路装置

摘要

本发明提供了一种实现数据去抖动的数字电路装置，包括：数据缓冲电路，接收输入的E1或T1数据和时钟，将输入数据按写地址写入FIFO，按读地址从FIFO中读出数据输出为无抖动的数据信号，同时将地址输出到基准修正值计算电路；基准修正值计算电路确定一个常数作为基准值，减去FIFO深度得到基准修正值信号输出给加法运算电路；加法运算电路在读使能有效时，将基准修正值信号和上一次的和相加，将进位位输出到分频电路；分频电路对系统时钟通过计数器进行小数分频产生输出时钟，将进位位加上为E1或T1信号设置的模作为对系统时钟计数的模，同时产生读使能信号。本发明结构简单，可满足协议对抖动指标的要求，无需外接晶体振荡器。

主权项

1.一种实现数据去抖动的数字电路装置，包括数据缓冲电路、基准修正值计算电路、加法运算电路和分频电路，系统时钟信号连接到所有4个电路作为同步时钟信号，其中：所述数据缓冲电路，用于接收输入的待去抖动的E1或T1数据信号和时钟信号，将输入数据按写地址写入先入先出缓冲器，按读地址从先入先出缓冲器中读出数据输出为无抖动的数据信号，同时将读地址和写地址信号输出到所述基准修正值计算电路；所述基准修正值计算电路用于根据当前的工作模式确定一个常数作为基准值，用该基准值减去先入先出缓冲器深度即所述读地址减去写地址的差值，得到基准修正值信号并输出给加法运算电路；所述加法运算电路用于以输入的基准修正值信号为加数，上一次的和为被加数进行连续的加法运算，在所述读使能信号有效时执行一次运算，将和保存，并将进位位输出到所述分频电路；所述分频电路用于对系统时钟通过一计数器进行小数分频，产生无抖动的输出时钟，将进位位信号加上为E1或T1信号设置的模作为对系统时钟计数的模，同时产生所述读使能信号输出给加法运算电路和数据缓冲电路。