[发明专利]译码电路和显示装置

摘要

在相对多个邻接配置的输出候补(v0－v63)设置，按照多位数字数据的位选择对应的输出候补，向下段子译码电路传递的初段的子译码电路(FSD0－FSD31)中，把单元译码器(SWE，WSO)并联配置在和输出候补的排列方向正交的方向上。能够不增大横向尺寸地降低译码电路的输出候补的基准电压排列的纵向的尺寸。

主权项

1.一种译码电路，对具有多个位的多位数字数据进行译码，生成表示该译码结果的电信号，该译码电路具备第1位群译码电路，其与具有上述多位数字数据的至少1位的第1位群对应设置，将上述第1位群的位进行译码，以从沿着第1方向配置的多个输出候补中选择与译码结果对应的输出候补进行输出，上述第1位群译码电路包含对于规定数的输出候补的组的每个分别配置的、各自共用地接收上述第1位群的位、以从对应的输出候补的组中选择1个输出候补的多个第1子译码电路，上述多位数字数据被分割成多个位群，其中所述多个位群中的至少1个具有多个位，上述多个位群包含上述第1位群，与各位群对应地配置位群译码电路，上述位群译码电路包含上述第1位群译码电路，并且各上述第1子译码电路包含对于不同的输出候补而设置且沿着第2方向被并联配置的多个单元译码器，具备与上述多个位群的最后的位群对应地设置的、共用地接收上述最后的位群的位进行译码的最终位群译码电路，上述最终位群译码电路与前段的位群译码电路的输出分别对应地被配置，并按照上述最终位群的位来选择前段的位群译码电路的输出中对应的输出，并传递给输出信号线的多个最终段子译码电路。