[发明专利]一种用于多核处理器Cache一致性实物验证的装置有效
| 申请号： | 200710094302.X | 申请日： | 2007-11-27 |
| 公开（公告）号： | CN101446987A | 公开（公告）日： | 2009-06-03 |
| 发明（设计）人： | 李强;吴志勇 | 申请（专利权）人： | 上海高性能集成电路设计中心 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 201204上*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种用于多核处理器Cache一致性实物验证的装置。其目的是为多核处理器Cache一致性提供一种开销小、效率高的实物验证装置。本装置是在单核处理器的现场可编程门阵列(Field ProgrammableGate-Array，简称FPGA)验证平台的基础上内嵌了一个虚拟处理器核(103)来实现验证多核处理器Cache一致性的目的。所述虚拟处理器核(103)能够模仿多核处理器自动产生共享存储访问请求并自动保证结果的正确性。使用本装置在单核处理器FPGA验证平台上就可以验证多核处理器Cache一致性的正确性，降低了多核处理器的FPGA实物验证代价，从而提高了多核处理器Cache一致性的验证效率，同时，在模拟验证中使用这种验证方法同样可以降低模拟验证的复杂度，提高模拟验证的速度。 | ||
| 搜索关键词： | 一种 用于 多核 处理器 cache 一致性 实物 验证 装置 | ||
【主权项】：
1、一种用于多核处理器Cache一致性实物验证的装置，其特征在于：包括处理器FPGA实现(101)和外部系统(105)两个部分，处理器FPGA实现(101)和外部系统(105)之间通过高密度插槽相连；其中外部系统上实现了系统控制逻辑和存储访问控制逻辑；处理器FPGA实现(101)上实现了虚拟多核处理器，包括以下组成部分：真实处理器核(102)、虚拟处理器核(103)、二级高速缓存、核间一致性控制部件和系统接口控制部件(104)。真实处理器核(102)与虚拟处理器核(103)都和二级高速缓存、核间一致性控制部件(104)相连，其中虚拟处理器核(103)是真实处理器核(102)高度抽象的行为级模型，虚拟处理器核(103)的功能主要是实现了真实处理器核(102)与核间一致性控制部件(104)的接口协议，虚拟处理器核(103)通过模仿真实处理器核(102)，向核间一致性控制部件(104)发出访存干扰命令，同时处理来自一致性控制部件(104)返回的响应和Cache一致性请求，并保持核间共享数据的一致性。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海高性能集成电路设计中心，未经上海高性能集成电路设计中心许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710094302.X/，转载请声明来源钻瓜专利网。
- 上一篇：一种USB插口带活动盖车用液晶播放器
- 下一篇：通用汽油机防燃油蒸发排放装置
