[发明专利]一种延时锁相电路无效

专利信息
申请号: 200710098962.5 申请日: 2007-04-30
公开(公告)号: CN101299608A 公开(公告)日: 2008-11-05
发明(设计)人: 林丰成;林昕;赵显西;丁素广 申请(专利权)人: 天利半导体(深圳)有限公司
主分类号: H03L7/00 分类号: H03L7/00
代理公司: 北京三高永信知识产权代理有限责任公司 代理人: 何文彬
地址: 518067广东省深圳*** 国省代码: 广东;44
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种延时锁相电路(DLL:Delay lock line),包括延时测试电路和延时锁相输出电路。本电路可以实现对已有确定时钟的较精确延时时间的计算,又可以实现对不确定时钟的较精确相对时间的计算,例如时钟周期的1/N,2/N,...(N-1)/N的延时。本发明所述的延时锁相电路与通用的CMOS Logic工艺完全兼容,不需要增加纯逻辑工艺之外的任何MASK。本电路在高速、低功耗和高集成度方面具备特质,适用于通信等高精度延时电路。
搜索关键词: 一种 延时 电路
【主权项】:
1、一种延时锁相电路,其特征在于:包括延时测试电路和延时锁相输出电路。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于天利半导体(深圳)有限公司,未经天利半导体(深圳)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200710098962.5/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top