[发明专利]高速数字滤波器的实现方法及结构

摘要

本发明公开了一种高速数字滤波器，包括数据拆分单元，用于将高速数字信号x(k)拆分为x_e(k)和x_o(k)；4个子滤波器，其中子滤波器A、子滤波器D的冲击响应为h_e(n)，子滤波器B、子滤波器C的冲击响应为h_o(n)，并且子滤波器A、子滤波器C的输入信号为x_e(k)，子滤波器B、子滤波器D的输入信号为x_o(k)；延时单元，用于对子滤波器B的输出信号进行单位延时；加法器A，用于将延时单元的输出信号与子滤波器A的输出信号相加；加法器B，用于将子滤波器C的输出信号与子滤波器D的输出信号相加；数据并流单元，用于对加法器A和加法器B的输出信号进行组合，得到高速滤波器的输出信号。

主权项

1、一种高速数字滤波器的实现方法，包括以下步骤：步骤1：根据需求确定该高速数字滤波器的冲击响应h(n)，其中n＝0，1，2...M-1，M是所述数字滤波器的冲击响应h(n)的项数；步骤2：根据h(n)得到h_e(n)和h_o(n)，其中h_e(n)＝h(2n)，n＝0，1，2...N-1h_o(n)＝h(2n+1)，n＝0，1，2...M-N-1其中N是计算取整数部分的值；步骤3：实现4个子滤波器，其中子滤波器A、子滤波器D的冲击响应为h_e(n)，子滤波器B、子滤波器C的冲击响应为h_o(n)；步骤4：将高速数字信号x(k)拆分为x_e(k)和x_o(k)，其中x_e(k)＝x(2k)，x_o(k)＝x(2k+1)，k＝0，1，2...，并将x_e(k)作为子滤波器A、子滤波器C的输入信号，x_o(k)作为子滤波器B、子滤波器D的输入信号；步骤5：将子滤波器B的输出信号经过单位延时后与子滤波器A的输出信号相加得到输出信号y_e(k)，将子滤波器C的输出信号与子滤波器D的输出信号相加得到输出信号y_o(k)；步骤6：根据y_e(k)和y_o(k)得到高速数字信号y(k)，其中y(2k)＝y_e(k)，y(2k+1)＝y_o(k)，k＝0，1，2...。