[发明专利]一种制造一半导体器件的方法

摘要

本发明提出一种用于制成一半导体器件的栅极以将门极耗尽效应最小化的方法。该方法由一双重沉积处理构成，其中第一步骤是一极薄的层，该层通过离子植入受到极重的掺杂。第二次沉积以及一相关联的用于掺杂的离子植入则制作完成该栅极。借助该两次沉积处理，可将栅极/门极介电层界面处的掺杂最大化同时将硼渗透过门极介电层的风险最小化。该方法的另一种改进形式包括将两个栅极层均图案化，其具有利用漏极延展区及源极/漏极植入作为门极掺杂植入、及可选择偏置这两个图案以形成一非对称器件的优点。本发明亦提供一种如下方法：通过使掺杂剂自一包含于一介电层内的植入层扩散入半导体衬底内，在半导体衬底中形成浅结。此外，除所需的掺杂物质外，亦为离子植入层提供一第二植入物质，例如氢，其中所述物质会增强掺杂剂在介电层中的扩散性。

主权项

1、一种用于在一作为一半导体器件的一组成部分的半导体衬底中制成一超浅结的方法，该方法包括如下步骤：(a)在所述衬底上沉积一介电层；(b)掺杂所述介电层；及(c)提供热处理，以使由所述热处理植入的离子扩散至所述衬底中形成一浅结。