[发明专利]使用非易失性高速缓存的存储装置及其控制方法无效
| 申请号： | 200710104435.0 | 申请日： | 2007-04-20 |
| 公开（公告）号： | CN101059752A | 公开（公告）日： | 2007-10-24 |
| 发明（设计）人： | 吉田贤治;西出康一;鹰居赖治 | 申请（专利权）人： | 株式会社东芝 |
| 主分类号： | G06F3/06 | 分类号： | G06F3/06;G11C16/10;G11C29/00 |
| 代理公司： | 北京市中咨律师事务所 | 代理人： | 杨晓光;于静 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及使用非易失性高速缓存的存储装置及其控制方法。提供用于在多个不同类型的存储介质中存储数据的指令，由此消除了重要数据的存储误差并改善了使用性能。存储装置包括：主机接口(312)；硬盘接口(314)，其作为到硬盘(204)的接口；闪存接口(315)，其作为到闪存(203)的接口；指令分析部分(411)，其分析从主机接口输入的指令的内容；数据写入操作处理部分(417)，当在指令分析部分中分析的指令是作为将数据写入多个介质的指令的、用于贯穿写入的预定指令时，其在硬盘和闪存上进行数据写入操作。 | ||
| 搜索关键词： | 使用 非易失性 高速缓存 存储 装置 及其 控制 方法 | ||
【主权项】：
1.一种使用非易失性高速缓存的存储装置，其特征在于包括：主机接口(312)；硬盘接口(314)，其作为到硬盘(204)的接口；闪存接口(315)，其作为到闪存(203)的接口；指令分析部分(411)，其分析从所述主机接口(312)输入的指令的内容；写入处理部分(417)，当在所述指令分析部分(411)中分析的所述指令是作为将数据写入多个介质的指令的、用于贯穿写入的预定指令时，其在所述硬盘和所述闪存上进行数据写入操作。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝，未经株式会社东芝许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710104435.0/，转载请声明来源钻瓜专利网。
