[发明专利]在隔离沟渠具有减少介电质耗损的半导体元件及其制造方法

摘要

本发明是有关一种在隔离沟渠具有减少介电质耗损的半导体元件及其制造方法，可减少元件中隔离沟渠介电质的耗损。在一例示中，制造半导体元件方法，包含在基材中形成复数浅沟分隔沟渠。基材上方形成一隧穿氧化层、一第一导电层、一栅极介电层、及一第二导电层。蚀刻该些薄膜定义出复数堆叠栅极结构，蚀刻可包含：执行第二导电层的一第一蚀刻，第一蚀刻后是保留位于浅沟分隔沟渠上方的第二导电层至少一部分，及执行第二导电层的一第二蚀刻，保留在浅沟分隔沟渠上方的第二导电层部分及位于浅沟分隔沟渠上方的栅极介电层部分是经由第二蚀刻完全去除。本发明可改善非易失性记忆单元主动区域间的隔离效果，后续栅极介电层蚀刻不会产生隔离沟渠内介电材料重大耗损。

主权项

1.一种在隔离沟渠具有减少介电质耗损的半导体元件的制造方法，其特征在于该方法包括以下步骤：形成复数个浅沟分隔沟渠于一基材中，以定义复数个主动区域于该等浅沟分隔沟渠间；填入一沟渠介电质于该等隔离沟渠；形成一隧穿氧化层于该基材上方的该等主动区域的该等隔离沟渠间；形成一第一导电层于该隧穿氧化层上，以提供复数个浮置栅极；形成一栅极介电层于该等主动区域上方的该等浮置栅极上以及该沟渠介电质的暴露部分上；形成一第二导电层于该栅极介电层上；以及蚀刻该等层以定义出复数个堆叠栅极结构，其中该蚀刻包含：执行该第二导电层的一第一蚀刻，其中在该第一蚀刻后，保留位于该等浅沟分隔沟渠上方的该第二导电层的至少一保留部分；及执行该第二导电层的一第二蚀刻，其中位于该等浅沟分隔沟渠上方的该第二导电层的该保留部分以及位于该等浅沟分隔沟渠上方的该等栅极介电层部分是经由该第二蚀刻完全去除。