[发明专利]时钟转换电路

摘要

提供一种可与转换目标的时钟信号的频率无关地不产生冒险地进行转换的时钟转换电路。具有：选择部，根据选择信号SEL选择低速时钟LCK，在许可信号S6停止时输出控制信号S1，根据选择信号SEL选择高速时钟HCK，并在许可信号S2停止时输出控制信号S5；稳定化部(2)，级联连接多级与低速时钟LCK同步地保持控制信号S1的FF，并输出许可信号S2；稳定化部(6)，级联连接多级与高速时钟HCK同步地保持控制信号S5的FF，并输出许可信号S6；门化单元部(4)，向其供给许可信号S2时锁存低速时钟LCK并进行输出；门化单元部(8)，向其供给许可信号S6时锁存低速时钟HCK并进行输出。

主权项

1.一种时钟转换电路，其特征在于，具有：选择部，根据选择信号选择第一时钟信号，并且，在不输出第二许可信号时输出第一控制信号，根据该选择信号选择第二时钟信号，并且，在不输出第一许可信号时输出第二控制信号；第一稳定化部，级联连接多级与所述第一时钟信号同步地保持所述第一控制信号的触发器，输出所述第一许可信号；第二稳定化部，级联连接多级与所述第二时钟信号同步地保持所述第二控制信号的触发器，输出所述第二许可信号；第一门化单元部，在向其供给所述第一许可信号时锁存所述第一时钟信号并进行输出；第二门化单元部，在向其供给所述第二许可信号时锁存所述第二时钟信号并进行输出；输出部，将从所述第一以及第二门化单元部输出的所述第一或第二时钟信号作为输出时钟信号进行输出。