[发明专利]一种信号延时集成电路有效

专利信息
申请号: 200710117610.X 申请日: 2007-06-20
公开(公告)号: CN101330285A 公开(公告)日: 2008-12-24
发明(设计)人: 杨海钢;屈小钢 申请(专利权)人: 中国科学院电子学研究所
主分类号: H03K5/13 分类号: H03K5/13
代理公司: 中科专利商标代理有限责任公司 代理人: 周国城
地址: 100080北*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开一种信号延时集成电路,包括:延时电路的输入信号分别接到RS触发器的置位端、分频相与电路的清零端和逻辑或门的一个输入端;逻辑或门的另一个输入端接触发器的反向输出端;逻辑或门的输出端接到环行振荡器的输入端;环行振荡器的输出端接到分频相与电路的时钟端;分频相与电路的输出端接到RS触发器的复位端;RS触发器的正输出端输出延时电路的输出信号。本发明要解决芯片版图面积大的问题,采用本发明的延时电路在占用较小芯片版图面积的情况下很容易就可以实现几十毫秒,甚至上百毫秒的延时。因此,本延时电路便于与其他电路单芯片集成,特别是需集成上电复位电路的可编程逻辑器件和微处理器。
搜索关键词: 一种 信号 延时 集成电路
【主权项】:
1、一种信号延时集成电路,其特征在于,包括:环行振荡器(12)、分频相与电路(14)、RS触发器(16)及逻辑或门(18),其中:延时电路(10)的输入信号(SHL)分别接到RS触发器(16)的置位端(S)、分频相与电路(14)的清零端(clr)和逻辑或门(18)的一个输入端;逻辑或门(18)的另一个输入端接(RS)触发器(16)的反向输出端(Q);逻辑或门(18)的输出端接到环行振荡器(12)的输入端(ctrl);环行振荡器(12)的输出端(f)接到分频相与电路(14)的输入端(clk);分频相与电路(14)的输出端(out)接到RS触发器(16)的复位端(R);RS触发器(16)的正输出端(Q)输出延时电路(10)的输出信号(Sdelay)。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院电子学研究所,未经中国科学院电子学研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200710117610.X/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top