[发明专利]使用低介电常数应力衬垫减小寄生电容的结构和方法无效
申请号: | 200710136817.1 | 申请日: | 2007-07-17 |
公开(公告)号: | CN101132023A | 公开(公告)日: | 2008-02-27 |
发明(设计)人: | 杨海宁;李伟健 | 申请(专利权)人: | 国际商业机器公司 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L27/092 |
代理公司: | 北京市柳沈律师事务所 | 代理人: | 张波 |
地址: | 美国纽*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种替代CMOS器件内常规应力衬垫的低k应力衬垫。在一个实施例中,压缩应力的低k应力衬垫被提供,其可以改善pFET器件内的空穴迁移率。该压缩应力的低k应力衬垫的UV曝光导致该低k应力衬垫的极性从压缩应力改变为拉伸应力。使用这种拉伸应力的低k应力衬垫改善nFET器件内的电子迁移率。 | ||
搜索关键词: | 使用 介电常数 应力 衬垫 减小 寄生 电容 结构 方法 | ||
【主权项】:
1.一种半导体结构,包括:半导体基板,其上具有至少一个场效应晶体管;以及应力衬垫,位于部分的所述半导体基板上并围绕所述至少一个场效应晶体管,其中所述应力衬垫具有小于4.0的介电常数。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于国际商业机器公司,未经国际商业机器公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200710136817.1/,转载请声明来源钻瓜专利网。
- 上一篇:在半导体器件中制造凹槽栅极的方法
- 下一篇:打印机及IC芯片通信装置
- 同类专利
- 专利分类