[发明专利]嵌入元件式印刷电路板的制造方法无效
| 申请号： | 200710142560.0 | 申请日： | 2007-08-29 |
| 公开（公告）号： | CN101160024A | 公开（公告）日： | 2008-04-09 |
| 发明（设计）人： | 李斗焕;金承九;裵元哲;金汶日;李在杰 | 申请（专利权）人： | 三星电机株式会社 |
| 主分类号： | H05K3/32 | 分类号： | H05K3/32 |
| 代理公司： | 北京康信知识产权代理有限责任公司 | 代理人： | 章社杲;吴贵明 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种嵌入元件式印刷电路板的制造方法。通过使用嵌入元件式印刷电路板的制造方法，由第一铜箔形成的电路图案可以成为埋入形式的，使得当嵌入倒装芯片型元件时能够制造较薄的印刷电路板，该方法包括：将元件安装在其上形成有图案的第一铜箔上，使得元件与图案电连接；将具有形成在与元件相对应的位置中的空腔的绝缘层堆叠在其上形成有至少一个导电突起的第二铜箔上；将第一铜箔与第二铜箔堆叠在一起，使得元件嵌入到空腔中，并且使得第一铜箔与第二铜箔通过导电突起电连接；以及去除部分第一铜箔和第二铜箔，以形成电路图案。 | ||
| 搜索关键词： | 嵌入 元件 印刷 电路板 制造 方法 | ||
【主权项】：
1.一种嵌入元件式印刷电路板的制造方法，所述方法包括：将元件安装在其上形成有图案的第一铜箔上，使得所述元件与所述图案电连接；将绝缘层堆叠在其上形成有至少一个导电突起的第二铜箔上，所述绝缘层具有形成在与所述元件相对应的位置中的空腔；将所述第一铜箔与所述第二铜箔堆叠在一起，使得所述元件嵌入到所述空腔中，并且使得所述第一铜箔与所述第二铜箔通过所述导电突起电连接；以及去除部分所述第一铜箔和部分所述第二铜箔，以形成电路图案。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电机株式会社，未经三星电机株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710142560.0/，转载请声明来源钻瓜专利网。
