[发明专利]半导体集成电路装置及电子装置无效
| 申请号： | 200710152850.3 | 申请日： | 2007-09-18 |
| 公开（公告）号： | CN101150313A | 公开（公告）日： | 2008-03-26 |
| 发明（设计）人： | 伊藤稔 | 申请（专利权）人： | 松下电器产业株式会社 |
| 主分类号： | H03K19/02 | 分类号： | H03K19/02;H03K19/0944;H03K19/173;H03K17/22 |
| 代理公司： | 中科专利商标代理有限责任公司 | 代理人： | 汪惠民 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供一种利用了ZSCCMOS电路的半导体集成电路装置，具有组合电路(10)，该组合电路(10)包括多个逻辑门电路(11～14)，接收数据保持电路(21、22)的输出。数据保持电路(21、22)在电源切断时能够继续数据的保持，且在作为控制信号NS被赋予了固定值时，输出规定的固定值。在数据保持电路(21、22)的输出为规定的固定值时，输出“L”的逻辑门电路(11、13)其电源端与模拟电源线VDDV和低电位电源线VSS连接，输出“H”的逻辑门电路(12、14)其电源端与高电位电源线VDD和模拟电源线VSSV连接。由此，当电源切断时，组合电路的各逻辑门电路的输出成为期望的状态，且在电源恢复时，组合电路可靠地返回到电源切断前的状态。 | ||
| 搜索关键词： | 半导体 集成电路 装置 电子 | ||
【主权项】：
1.一种半导体集成电路装置，具备：至少一个数据保持电路；包括多个逻辑门电路，并接收所述数据保持电路的输出的组合电路；高电位电源线及低电位电源线；通过第一电力控制用晶体管与所述高电位电源线连接的第一模拟电源线；和通过第二电力控制用晶体管与所述低电位电源线连接的第二模拟电源线，当所述数据保持电路的输出为规定的固定值时，所述组合电路的各逻辑门电路中，对于输出“L”的逻辑门电路而言，高电位侧电源端与所述第一模拟电源线连接，且低电位侧电源端与所述低电位电源线连接，另一方面，对于输出“H”的逻辑门电路而言，高电位侧电源端与所述高电位电源线连接，且低电位侧电源端与所述第二模拟电源线连接，所述数据保持电路在所述第一及第二电力控制用晶体管截止的电源切断时，能够继续进行数据的保持，并且，在接收控制信号且作为该控制信号被赋予了规定值时，能够输出所述规定的固定值。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于松下电器产业株式会社，未经松下电器产业株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710152850.3/，转载请声明来源钻瓜专利网。
