[发明专利]基于FPGA的以太网接口驱动装置

摘要

一种基于FPGA的以太网接口驱动装置，包括以太帧生成模块，用于产生以太帧数据，并完成IP数据包和以太帧的封装，将CRC循环校验码放置在数据的最后；CRC循环校验模块，用于将传过来的数据进行CRC校验并输出校验码；以太帧输出模块，用于将输入的数据加上IP报头和以太帧前端并输出；以太帧前端控制模块，用于对IP数据包加上以太帧前端并按照时序输出；输出端口选择模块，用于控制以太帧和IP报头的顺序；IP数据报控制模块，用于将输入的数据缓存设定的时钟后输出；IP数据报输出模块，用于将输入的UDP数据报按照TCP/IP协议加上IP报头，按照时序输出。本发明能够降低成本、具有很强的通用性、灵活性和实用性。

主权项

1.一种基于FPGA的以太网接口驱动装置，其特征在于：所述的以太网接口驱动装置包括：以太帧生成模块，用于产生以太帧数据，并完成IP数据包和以太帧的封装，将CRC循环校验码放置在数据的最后；CRC循环校验模块，用于将传过来的数据进行CRC校验，并输出CRC循环校验码；以太帧输出模块，用于将输入的数据加上IP报头和以太帧前端并输出；以太帧前端控制模块，用于将UDP格式的数据包输入到FPGA芯片的RAM中并且从中获取长度信息，并且根据TCP/IP协议中对IP报头的要求依次产生数据，生成IP报头，对IP数据包进行处理，加上以太帧前端，并按照时序输出；输出端口选择模块，用于控制以太帧和IP报头的顺序；IP数据报控制模块，用于将输入的数据缓存设定的时钟后输出；IP数据报输出模块，用于将输入的UDP数据报按照TCP/IP协议加上IP报头，然后按照时序输出。