[发明专利]用于静态时序中点对点延迟限制的有效分析的系统和方法

摘要

一种用于对电路进行静态时序中点对点延迟限制的有效分析的方法和系统，该电路在电路的两个点之间具有多个点对点延迟限制，其中针对所有类型的点对点延迟限制导出两个保守和两个乐观的用户定义测试。该方法示出了当在没有引入任何特殊标签的情况下执行保守测试的时候，发现满足点对点限制。另一方面，当乐观测试失败而没有任何特殊标签时，则确定如果引入了特殊标签则点对点限制必定失败，在此情况下，仅在期望确切迟滞时才引入它们。最后，对于之间的任何事物，要求具有特殊标签的实际分析或路径跟踪。根据拓扑图，基于到达时间的测试可以在某些情况下更紧，而基于所需到达时间的测试在其他情况下可以更紧。

主权项

1.一种用于执行对电路的静态时序分析的方法，该电路在所述电路的第一点和第二点之间具有至少一个点对点延迟限制，所述方法包括步骤：从所述静态时序分析的前向传播到达时间与后向传播所需到达时间中的至少一个来计算所述点对点延迟限制的第一测量准则的第一边界；从所述第一边界确定是否保证所述点对点延迟限制：a)得到满足，b)得不到满足，以及c)不确定。