[发明专利]半导体存储装置

摘要

本发明涉及一种半导体存储装置。其中，由第1端口存取晶体管(ATA)和第2端口存取晶体管(ATB)、以及与这些存取晶体管公共结合的存储晶体管(DDST)构成一个存储单元。第1端口存取晶体管与该存储晶体管的第1电极(DNA)结合，第2端口存取晶体管与该存储晶体管的第3电极(DNB)结合。这些第1端口和第2端口存取晶体管分别在第1和第2端口字线选择时处于选择状态，将对应的存储晶体管的对应的第2和第3电极分别与第1和第2端口字线(BL2A、BL2B)结合。能够提供一种存储单元随着制造工艺的微细化而按比例缩小的双端口存储单元。

主权项

1.一种半导体存储装置，其中具有配置成矩阵状并分别形成在绝缘膜上的多个存储单元，各存储单元包括：第一晶体管，利用体区域的电压存储信息，并且具有被施加固定电压的第一导通节点和利用上述体区域与上述第一导通节点隔离配置的第二和第三导通节点；第二晶体管，具有与上述第一晶体管的第二导通节点连接的第四导通节点；以及第三晶体管，具有与上述第一晶体管的第三导通节点连接的第五导通节点，该半导体存储装置包括：多个第一字线，对应于各上述存储单元行配置，分别与对应行的存储单元的第二晶体管的控制电极连接；多个第二字线，对应于各上述存储单元行配置，分别与对应行的存储单元的第三晶体管的控制电极连接；多个充电线，对应于各上述存储单元行配置，分别与对应行的存储单元的第一晶体管的控制电极连接；多个第一位线，对应于各上述存储单元列配置，分别与对应列的存储单元的第二晶体管的第六导通节点连接；和多个第二位线，对应于各上述存储单元列配置，分别与对应列的存储单元的第三晶体管的第七导通节点连接。