[发明专利]多芯片堆叠结构及其制法有效
| 申请号： | 200710186548.X | 申请日： | 2007-12-07 |
| 公开（公告）号： | CN101452861A | 公开（公告）日： | 2009-06-10 |
| 发明（设计）人： | 刘正仁;黄荣彬;张翊峰;张锦煌 | 申请（专利权）人： | 矽品精密工业股份有限公司 |
| 主分类号： | H01L21/50 | 分类号： | H01L21/50;H01L21/60;H01L25/00;H01L25/065;H01L23/488 |
| 代理公司： | 北京纪凯知识产权代理有限公司 | 代理人： | 戈 泊 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种多芯片堆叠结构及其制法，是将包含有多个第一芯片的第一芯片组以阶状方式接置于一芯片承载件上，并于该第一芯片组最顶层的第一芯片上接置第二芯片，以通过焊线使该第一及第二芯片电性连接至该芯片承载件，再利用胶膜包线技术(Film over Wire，FOW)将一第三芯片间隔一绝缘胶膜堆叠于该第一及第二芯片上，并使该绝缘胶膜包覆该第一芯片组最顶层的第一芯片部分焊线端及至少部分第二芯片，且通过焊线电性连接该第三芯片及芯片承载件，藉以避免现有技术将平面尺寸远小于第一芯片的第二芯片直接堆叠于多个第一芯片上时，增加整体结构高度及焊线作业困难度问题。 | ||
| 搜索关键词： | 芯片 堆叠 结构 及其 制法 | ||
【主权项】：
1、一种多芯片堆叠结构的制法，包括：将包含有多个第一芯片的第一芯片组以阶状方式接置于一芯片承载件上，并于该第一芯片组最顶层的第一芯片上接置一第二芯片，其中该第一及第二芯片通过焊线电性连接至该芯片承载件；将一第三芯片间隔一绝缘胶膜而堆叠于该第一芯片组及第二芯片上，并使该绝缘胶膜包覆该第一芯片组最顶层的第一芯片部分焊线端及至少部分第二芯片；以及通过焊线电性连接该第三芯片与芯片承载件。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于矽品精密工业股份有限公司，未经矽品精密工业股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710186548.X/，转载请声明来源钻瓜专利网。
- 上一篇：畜骨离子化钙及其制备方法
- 下一篇：一种椰肉的软化方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
