[发明专利]制造沟槽MOSFET的方法无效
| 申请号： | 200710195460.4 | 申请日： | 2007-11-27 |
| 公开（公告）号： | CN101202222A | 公开（公告）日： | 2008-06-18 |
| 发明（设计）人： | 吴熙星 | 申请（专利权）人： | 东部高科股份有限公司 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28;H01L21/336 |
| 代理公司： | 北京集佳知识产权代理有限公司 | 代理人： | 刘继富;顾晋伟 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种制造半导体器件的方法，例如沟槽MOSFET器件的制造方法。所述方法包括：在半导体衬底的上表面上形成硬掩模；在所述硬掩模内形成开口以暴露半导体衬底的一部分；通过使用硬掩模作为蚀刻掩模蚀刻所述半导体衬底，在所述半导体衬底中形成沟槽；在所述沟槽内壁上形成栅极绝缘膜；在所述栅极绝缘膜和至少一部分硬掩模上形成导电膜，所述导电膜填充所述沟槽；通过蚀刻所述导电膜在所述沟槽中形成图案化的导电膜；除去所述硬掩模；和通过抛光所述图案化的导电膜直到所述图案化导电膜的上表面与所述半导体衬底的上表面齐平，从而形成栅电极。 | ||
| 搜索关键词： | 制造 沟槽 mosfet 方法 | ||
【主权项】：
1.一种制造半导体器件的方法，包括：在半导体衬底上表面上形成硬掩模；在所述硬掩模中形成开口以暴露所述半导体衬底的一部分；通过利用所述硬掩模作为蚀刻掩模来蚀刻所述半导体衬底，在所述半导体衬底中形成沟槽；在所述沟槽内壁上形成栅极绝缘膜；在所述栅极绝缘膜上和所述硬掩模的至少一部分上形成导电膜，所述导电膜填充所述沟槽；通过蚀刻所述导电膜在所述沟槽中形成图案化的导电膜；除去所述硬掩模；和通过抛光所述图案化的导电膜直到所述图案化导电膜的上表面与所述半导体衬底的上表面齐平，而形成栅电极。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于东部高科股份有限公司，未经东部高科股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710195460.4/，转载请声明来源钻瓜专利网。
- 上一篇：防越级跳闸系统
- 下一篇：用于铝的化学机械抛光的浆液
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
