[发明专利]具有高耐压MOSFET的半导体器件及其制造方法

摘要

本发明提供一种具有能与低耐压晶体管混合装载且微细化并容易调整耐压的横型高耐压MOSFET的半导体器件。高耐压MOSFET具有：形成在半导体衬底(1)上的高耐压用激活区(4)的沟部(10)；形成在夹住沟部(10)的两侧的高耐压用激活区(4)的上表面，并按与高耐压用激活区(4)相反的导电型注入杂质的2个多晶硅层(6)；位于夹住沟部(10)的两侧，并对多晶硅层(6)的下部的高耐压用激活区(4)的表面按与高耐压用激活区(4)相反的导电型注入杂质的2个杂质扩散漂移层(9)；以及以栅极氧化膜(11)为中介，形成在沟部(10)的底面和侧面以及各多晶硅层(6)的靠近沟部(10)侧的邻近区的沟部侧的端面和上表面的栅极(13a)，在2个多晶硅层(6)的不受栅极(13a)覆盖的邻近区以外的部分分别形成源极－漏极区(15a)。

主权项

1.一种半导体器件，其特征在于，在半导体衬底上具有元件分离区、利用所述元件分离区分区的激活区和形成在所述激活区的至少1个分区的高耐压用激活区的高耐压MOSFET，所述高耐压MOSFET具有：形成在第1导电型的所述高耐压用激活区的沟部；形成在夹住所述沟部的两侧的所述高耐压用激活区的上表面，并按与第1导电型相反的第2导电型注入杂质的2个多晶硅层；位于夹住所述沟部的两侧，并对所述多晶硅层的下部的所述高耐压用激活区的表面按所述第2导电型注入杂质的2个杂质扩散漂移层；以及以栅极氧化膜为中介，形成在所述沟部的底面和侧面以及所述各多晶硅层的靠近所述沟部侧的邻近区的所述沟部侧的端面和上表面的栅极，在所述2个多晶硅层的不受所述栅极覆盖的所述邻近区以外的部分，分别形成源极区和漏极区。